Intel Chip ID FPGA IP Cores

ပံ့ပိုးပေးထားသည့် Intel® FPGA တစ်ခုစီတွင် ထူးခြားသော 64-bit ချစ်ပ် ID ရှိသည်။ Chip ID Intel FPGA IP cores များသည် စက်ပစ္စည်း ခွဲခြားသတ်မှတ်ခြင်းအတွက် ဤချစ်ပ် ID ကို ဖတ်နိုင်စေပါသည်။

ဆက်စပ်အချက်အလက်

• Intel FPGA IP Cores မိတ်ဆက်
  • ကန့်သတ်ချက်များပြုလုပ်ခြင်း၊ ထုတ်လုပ်ခြင်း၊ အဆင့်မြှင့်တင်ခြင်းနှင့် အသွင်တူ IP cores များအပါအဝင် Intel FPGA IP cores အားလုံး၏ ယေဘုယျအချက်အလက်များကို ပေးပါသည်။
• Combined Simulator Setup Script ကို ထုတ်လုပ်ခြင်း။
  • ဆော့ဖ်ဝဲလ် သို့မဟုတ် IP ဗားရှင်း အဆင့်မြှင့်တင်ခြင်းအတွက် လက်စွဲအပ်ဒိတ်များ မလိုအပ်သော သရုပ်ဖော်စရစ်များကို ဖန်တီးပါ။

စက်ပံ့ပိုးမှု

IP Cores များ	ပံ့ပိုးထားသော စက်ပစ္စည်းများ
Chip ID Intel Stratix® 10 FPGA IP core	Intel Stratix 10
သီးသန့် Chip ID Intel Arria® 10 FPGA IP core	Intel Arria 10
သီးသန့် Chip ID Intel Cyclone® 10 GX FPGA IP core	Intel Cyclone 10 GX
သီးသန့် Chip ID Intel MAX® 10 FPGA IP	Intel MAX 10
သီးသန့် Chip ID Intel FPGA IP core	Stratix V Arria V Cyclone V

ဆက်စပ်အချက်အလက်

• သီးသန့် Chip ID Intel MAX 10 FPGA IP Core

Chip ID Intel Stratix 10 FPGA IP Core

• ဤကဏ္ဍတွင် Chip ID Intel Stratix 10 FPGA IP core ကို ဖော်ပြသည်။

Functional Description

စက်ပစ္စည်းမှ ဒေတာမဖတ်ရသေးသော data_valid signal သည် ကနဦးအခြေအနေတွင် နိမ့်နေပါသည်။ readid input port သို့ high-to-low pulse ကို ဖြည့်သွင်းပြီးနောက်၊ Chip ID Intel Stratix 10 FPGA IP သည် ထူးခြားသော ချစ်ပ် ID ကို ဖတ်သည်။ ဖတ်ပြီးနောက်၊ IP core သည် output port တွင် သီးသန့် chip ID တန်ဖိုးသည် ပြန်လည်ရယူရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြရန်အတွက် data_valid signal ကို အတည်ပြုသည်။ IP core ကို သင်ပြန်လည်သတ်မှတ်သောအခါမှသာ လုပ်ဆောင်ချက်သည် ပြန်စပါသည်။ သင်စက်ပစ္စည်းကို ပြန်လည်ပြင်ဆင်ခြင်း သို့မဟုတ် IP core ကို ပြန်လည်သတ်မှတ်ခြင်းမပြုမချင်း chip_id[63:0] အထွက်ပေါက်သည် သီးသန့်ချစ်ပ် ID ၏တန်ဖိုးကို ထိန်းထားသည်။

မှတ်ချက် - IP core သည် SDM မှ chip ID ဒေတာအပေါ် တုံ့ပြန်မှုကို လက်ခံရရှိသောကြောင့် Chip ID IP core ကို သင်တုပ၍မရပါ။ ဤ IP core ကိုအတည်ပြုရန်၊ Intel သည် သင့်အား ဟာ့ဒ်ဝဲအကဲဖြတ်ခြင်းကို လုပ်ဆောင်ရန် အကြံပြုထားသည်။

ဆိပ်ကမ်းများ

ပုံ 1- Chip ID Intel Stratix 10 FPGA IP Core ပေါက်များ

ဇယား 2- Chip ID Intel Stratix 10 FPGA IP Core Ports ဖော်ပြချက်

ဆိပ်ကမ်း	I/O	အရွယ်အစား (Bit)	ဖော်ပြချက်
clkin	ထည့်သွင်းခြင်း။	1	ချစ်ပ် ID ဘလောက်သို့ နာရီအချက်ပြမှုကို ကျွေးမွေးသည်။ အများဆုံးပံ့ပိုးပေးထားသည့် ကြိမ်နှုန်းသည် သင့်စနစ်နာရီနှင့် ညီမျှသည်။
ပြန်လည်သတ်မှတ်ပါ။	ထည့်သွင်းခြင်း။	1	IP core ကို ပြန်လည်သတ်မှတ်ပေးသည့် စင့်ခ်ခရောနစ် ပြန်လည်သတ်မှတ်ခြင်း။ IP core ကို ပြန်လည်သတ်မှတ်ရန်၊ အနည်းဆုံး 10 clkin လည်ပတ်မှုအတွက် မြင့်မားသော ပြန်လည်သတ်မှတ်မှုအချက်ပြမှုကို အခိုင်အမာအတည်ပြုပါ။
data_valid	အထွက်	1	တစ်မူထူးခြားသော ချစ်ပ် ID ကို ပြန်လည်ရယူရန် အဆင်သင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။ အချက်ပြမှုနည်းပါက IP core သည် ကနဦးအခြေအနေတွင်ရှိနေသည် သို့မဟုတ် fuse ID မှဒေတာကိုတင်ရန် လုပ်ဆောင်နေပါသည်။ IP core သည် အချက်ပြမှုကို အတည်ပြုပြီးနောက်၊ ဒေတာသည် chip_id[63..0] အထွက်ပေါက်ပေါက်တွင် ပြန်လည်ရယူရန်အတွက် အဆင်သင့်ဖြစ်နေပါပြီ။
chip_id	အထွက်	64	သက်ဆိုင်ရာ fuse ID တည်နေရာအရ ထူးခြားသော ချစ်ပ် ID ကို ညွှန်ပြသည်။ IP core မှ data_valid signal ကို အတည်ပြုပြီးနောက် ဒေတာသည် မှန်ကန်ပါသည်။ power-up တွင်တန်ဖိုးသည် 0 သို့ပြန်လည်သတ်မှတ်သည်။ သင်စက်ပစ္စည်းကို ပြန်လည်ပြင်ဆင်ခြင်း သို့မဟုတ် IP core ကို ပြန်လည်သတ်မှတ်ခြင်းမပြုမချင်း chip_id [63:0]အထွက်ပေါက်သည် သီးသန့်ချစ်ပ် ID ၏တန်ဖိုးကို ထိန်းထားသည်။
ဖတ်ပြီး	ထည့်သွင်းခြင်း။	1	စက်မှ ID တန်ဖိုးကို ဖတ်ရန် readid signal ကို အသုံးပြုသည်။ အချက်ပြတန်ဖိုးသည် 1 မှ 0 သို့ပြောင်းသည့်အခါတိုင်း IP core သည် read ID လုပ်ဆောင်ချက်ကို အစပျိုးပေးသည်။ အသုံးမပြုသည့်အခါတွင် အချက်ပြကို 0 သို့ မောင်းနှင်ရပါမည်။ Read ID လုပ်ဆောင်ချက်ကို စတင်ရန်၊ အချက်ပြမှုကို အနည်းဆုံး နာရီ 3 ပတ်ကြာ မြင့်အောင်မောင်းပါ၊ ထို့နောက် ၎င်းကို နှိမ့်ချလိုက်ပါ။ IP core သည် chip ID ၏တန်ဖိုးကိုစတင်ဖတ်သည်။

Signal Tap မှတဆင့် Chip ID Intel Stratix 10 FPGA IP ကို ​​အသုံးပြုခြင်း။

သင်ဖတ်ပြီးသော အချက်ပြမှုကို ပြောင်းသည့်အခါ၊ Chip ID Intel Stratix 10 FPGA IP core သည် Intel Stratix 10 စက်ပစ္စည်းမှ ချစ်ပ် ID ကို စတင်ဖတ်သည်။ ချစ်ပ် ID အဆင်သင့်ဖြစ်သောအခါ၊ Chip ID Intel Stratix 10 FPGA IP core သည် data_valid signal ကိုအတည်ပြုပြီး J ကိုအဆုံးသတ်သည်။TAG ဝင်ရောက်ခွင့်။

မှတ်ချက် - တစ်မူထူးခြားသော ချစ်ပ် ID ကိုဖတ်ရန် မကြိုးစားမီ ချစ်ပ်ဖွဲ့စည်းပုံ အပြည့်အစုံပြီးနောက် tCD2UM နှင့် ညီမျှသော နှောင့်နှေးမှုကို ခွင့်ပြုပါ။ tCD2UM တန်ဖိုးအတွက် သက်ဆိုင်ရာ စက်ဒေတာစာရွက်ကို ကိုးကားပါ။

Chip ID Intel Stratix 10 FPGA IP Core ကို ပြန်လည်သတ်မှတ်ခြင်း။

IP core ကို ပြန်လည်သတ်မှတ်ရန်၊ သင်သည် အနည်းဆုံး နာရီ ဆယ်ပတ်ကြာ ပြန်လည်သတ်မှတ်ရန် အချက်ပြမှုကို အတည်ပြုရပါမည်။

မှတ်ချက်

1. Intel Stratix 10 စက်ပစ္စည်းများအတွက်၊ ချစ်ပ်အပြည့်စတင်ပြီးနောက် အနည်းဆုံး tCD2UM အထိ IP core ကို ပြန်လည်မသတ်မှတ်ပါနှင့်။ tCD2UM တန်ဖိုးအတွက် သက်ဆိုင်ရာ စက်ဒေတာစာရွက်ကို ကိုးကားပါ။
2. IP core instantiation လမ်းညွှန်ချက်များအတွက်၊ Intel Stratix 10 Configuration User Guide ရှိ Intel Stratix 10 Reset Reset Release IP ကဏ္ဍကို ကိုးကားရပါမည်။

ဆက်စပ်အချက်အလက်

Intel Stratix 10 ဖွဲ့စည်းမှုအသုံးပြုသူလမ်းညွှန်

• Intel Stratix 10 Reset Reset Release IP အကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးပါသည်။

Chip ID Intel FPGA IP Cores

ဤကဏ္ဍတွင် အောက်ပါ IP cores များကို ဖော်ပြထားပါသည်။

• သီးသန့် Chip ID Intel Arria 10 FPGA IP core
• သီးသန့် Chip ID Intel Cyclone 10 GX FPGA IP core
• သီးသန့် Chip ID Intel FPGA IP core

Functional Description

စက်ပစ္စည်းမှ ဒေတာမဖတ်ရသေးသော data_valid signal သည် ကနဦးအခြေအနေတွင် နိမ့်နေပါသည်။ clkin input port သို့ နာရီအချက်ပြမှုကို ဖြည့်သွင်းပြီးနောက်၊ Chip ID Intel FPGA IP core သည် ထူးခြားသည့် ချစ်ပ် ID ကို ဖတ်သည်။ ဖတ်ပြီးနောက်၊ IP core သည် output port တွင် သီးသန့် chip ID တန်ဖိုးသည် ပြန်လည်ရယူရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြရန်အတွက် data_valid signal ကို အတည်ပြုသည်။ IP core ကို သင်ပြန်လည်သတ်မှတ်သောအခါမှသာ လုပ်ဆောင်ချက်သည် ပြန်စပါသည်။ သင်စက်ပစ္စည်းကို ပြန်လည်ပြင်ဆင်ခြင်း သို့မဟုတ် IP core ကို ပြန်လည်သတ်မှတ်ခြင်းမပြုမချင်း chip_id[63:0] အထွက်ပေါက်သည် သီးသန့်ချစ်ပ် ID ၏တန်ဖိုးကို ထိန်းထားသည်။

မှတ်ချက် - Intel Chip ID IP core တွင် simulation model မရှိပါ။ file၎။ ဤ IP core ကိုအတည်ပြုရန်၊ Intel သည် သင့်အား ဟာ့ဒ်ဝဲအကဲဖြတ်ခြင်းကို လုပ်ဆောင်ရန် အကြံပြုထားသည်။

ပုံ 2- Chip ID Intel FPGA IP Core ပေါက်များ

ဇယား 3- Chip ID Intel FPGA IP Core Ports ဖော်ပြချက်

ဆိပ်ကမ်း	I/O	အရွယ်အစား (Bit)	ဖော်ပြချက်
clkin	ထည့်သွင်းခြင်း။	1	ချစ်ပ် ID ဘလောက်သို့ နာရီအချက်ပြမှုကို ကျွေးမွေးသည်။ အများဆုံးပံ့ပိုးပေးသည့် ကြိမ်နှုန်းများမှာ အောက်ပါအတိုင်းဖြစ်သည်- • Intel Arria 10 နှင့် Intel Cyclone 10 GX: 30 MHz အတွက်။ • Intel MAX 10၊ Stratix V၊ Arria V နှင့် Cyclone V- 100 MHz အတွက်။
ပြန်လည်သတ်မှတ်ပါ။	ထည့်သွင်းခြင်း။	1	IP core ကို ပြန်လည်သတ်မှတ်ပေးသည့် စင့်ခ်ခရောနစ် ပြန်လည်သတ်မှတ်ခြင်း။ IP core ကို ပြန်လည်သတ်မှတ်ရန်၊ အနည်းဆုံး 10 clkin cycles (1) အတွက် ပြန်လည်သတ်မှတ်ခြင်း signal ကို မြင့်မားကြောင်း အခိုင်အမာအတည်ပြုပါ။ သင်စက်ပစ္စည်းကို ပြန်လည်ပြင်ဆင်ခြင်း သို့မဟုတ် IP core ကို ပြန်လည်သတ်မှတ်ခြင်းမပြုမချင်း chip_id [63:0]အထွက်ပေါက်သည် သီးသန့်ချစ်ပ် ID ၏တန်ဖိုးကို ထိန်းထားသည်။
data_valid	အထွက်	1	တစ်မူထူးခြားသော ချစ်ပ် ID ကို ပြန်လည်ရယူရန် အဆင်သင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။ အချက်ပြမှုနည်းပါက IP core သည် ကနဦးအခြေအနေတွင်ရှိနေသည် သို့မဟုတ် fuse ID မှဒေတာကိုတင်ရန် လုပ်ဆောင်နေပါသည်။ IP core သည် အချက်ပြမှုကို အတည်ပြုပြီးနောက်၊ ဒေတာသည် chip_id[63..0] အထွက်ပေါက်ပေါက်တွင် ပြန်လည်ရယူရန်အတွက် အဆင်သင့်ဖြစ်နေပါပြီ။
chip_id	အထွက်	64	သက်ဆိုင်ရာ fuse ID တည်နေရာအရ ထူးခြားသော ချစ်ပ် ID ကို ညွှန်ပြသည်။ IP core မှ data_valid signal ကို အတည်ပြုပြီးနောက် ဒေတာသည် မှန်ကန်ပါသည်။ power-up တွင်တန်ဖိုးသည် 0 သို့ပြန်လည်သတ်မှတ်သည်။

Signal Tap မှတဆင့် Unique Chip ID Intel Arria 10 FPGA IP နှင့် Unique Chip ID Intel Cyclone 10 GX FPGA IP ကို ​​အသုံးပြုခြင်း

မှတ်ချက် - Intel Arria 10 နှင့် Intel Cyclone 10 GX ချစ်ပ် ID သည် J ကိုအသုံးပြုသည့် အခြားစနစ်များ သို့မဟုတ် IP cores များရှိပါက ဝင်ရောက်၍မရပါ။TAG တပြိုင်နက်တည်း ဟောင်းအတွက်ample၊ Signal Tap II Logic Analyzer၊ Transceiver Toolkit၊ in-system signals သို့မဟုတ် probes နှင့် SmartVID Controller IP core တို့။

ပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုကို သင်ပြောင်းသည့်အခါ၊ Unique Chip ID Intel Arria 10 FPGA IP နှင့် Unique Chip ID Intel Cyclone 10 GX FPGA IP cores များသည် Intel Cyclone 10 သို့မဟုတ် Intel Cyclone 10 GX စက်ပစ္စည်းမှ ချစ်ပ် ID ကို စတင်ဖတ်နေပါသည်။ ချစ်ပ် ID အဆင်သင့်ဖြစ်သောအခါ၊ Unique Chip ID Intel Arria 10 FPGA IP နှင့် Unique Chip ID Intel Cyclone 10 GX FPGA IP cores များသည် data_valid signal ကို အာမခံပြီး J ကို အဆုံးသတ်သည်။TAG ဝင်ရောက်ခွင့်။

မှတ်ချက် - တစ်မူထူးခြားသော ချစ်ပ် ID ကိုဖတ်ရန် မကြိုးစားမီ ချစ်ပ်ဖွဲ့စည်းပုံ အပြည့်အစုံပြီးနောက် tCD2UM နှင့် ညီမျှသော နှောင့်နှေးမှုကို ခွင့်ပြုပါ။ tCD2UM တန်ဖိုးအတွက် သက်ဆိုင်ရာ စက်ဒေတာစာရွက်ကို ကိုးကားပါ။

Chip ID Intel FPGA IP Core ကို ပြန်လည်သတ်မှတ်ခြင်း။

IP core ကို ပြန်လည်သတ်မှတ်ရန်၊ သင်သည် အနည်းဆုံး နာရီ ဆယ်ပတ်ကြာ ပြန်လည်သတ်မှတ်ရန် အချက်ပြမှုကို အတည်ပြုရပါမည်။ ပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှုကို ဖျက်သိမ်းပြီးနောက်၊ IP core သည် fuse ID ပိတ်ဆို့ခြင်းမှ သီးသန့် chip ID ကို ပြန်လည်ဖတ်ရှုသည်။ လုပ်ဆောင်ချက်ကို ပြီးမြောက်ပြီးနောက် IP core သည် data_valid signal ကို အတည်ပြုသည်။

မှတ်ချက် - Intel Arria 10၊ Intel Cyclone 10 GX၊ Intel MAX 10၊ Stratix V၊ Arria V နှင့် Cyclone V စက်ပစ္စည်းများအတွက်၊ ချစ်ပ်အပြည့်ဖြင့် စတင်အသုံးပြုပြီးနောက် အနည်းဆုံး tCD2UM အထိ IP core ကို ပြန်လည်မသတ်မှတ်ပါနှင့်။ tCD2UM တန်ဖိုးအတွက် သက်ဆိုင်ရာ စက်ဒေတာစာရွက်ကို ကိုးကားပါ။

Chip ID Intel FPGA IP Cores အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

IP Core ဗားရှင်း	အသုံးပြုသူလမ်းညွှန်
18.1	Chip ID Intel FPGA IP Cores အသုံးပြုသူလမ်းညွှန်
18.0	Chip ID Intel FPGA IP Cores အသုံးပြုသူလမ်းညွှန်

Chip ID Intel FPGA IP Cores အသုံးပြုသူလမ်းညွှန်အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus® Prime Version ပါ။	အပြောင်းအလဲများ
2022.09.26	20.3	ဖယ်ရှားခဲ့သည်။ ပရောဂျက်စီမံခန့်ခွဲမှု အကောင်းဆုံးအလေ့အကျင့်များ လင့်ခ် မွမ်းမံထားသည်။ Functional Description Chip ID တွင် Intel Stratix 10 FPGA IP Core ဖြစ်သည်။ မွမ်းမံထားသည်။ Functional Description Chip ID Intel FPGA IP Cores တွင်။
2020.10.05	20.3	clkin ၏ဖော်ပြချက်နှင့် ဇယားရှိ resetports များကို အပ်ဒိတ်လုပ်ထားသည်- Chip ID Intel FPGA IP Core Ports ဖော်ပြချက် Intel MAX 10 အသေးစိတ်အချက်အလက်များကို ထည့်သွင်းရန်။ မွမ်းမံခဲ့သည်။ Chip ID Intel FPGA IP Core ကို ပြန်လည်သတ်မှတ်ခြင်း။ Intel MAX 10 စက်ပစ္စည်းအတွက် ပံ့ပိုးမှုပါဝင်ရန် အပိုင်း။
2019.05.17	19.1	မွမ်းမံခဲ့သည်။ Chip ID Intel Stratix 10 FPGA IP Core ကို ပြန်လည်သတ်မှတ်ခြင်း။ IP core instantiation လမ်းညွှန်ချက်များနှင့်ပတ်သက်၍ ဒုတိယမှတ်စုကို ထည့်ရန် ခေါင်းစဉ်။
2019.02.19	18.1	အတွင်းရှိ Intel MAX 10 စက်ပစ္စည်းများအတွက် ပံ့ပိုးမှု ပေါင်းထည့်ထားသည်။ IP Cores နှင့် ပံ့ပိုးပေးထားသော စက်များ စားပွဲ။
2018.12.24	18.1	ထည့်ပေးခဲ့သည်။ Chip ID Intel FPGA IP Cores အသုံးပြုသူလမ်းညွှန် မော်ကွန်း အပိုင်း။  သက်ဆိုင်ရာ ပံ့ပိုးပေးထားသော စက်များတွင် အသေးစိတ်အချက်အလက်များကို ပေးစွမ်းရန် စာရွက်စာတမ်းအား ပြန်လည်ဖွဲ့စည်းထားပါသည်။
2018.06.08	18.0	ဖတ်ပြီးသော ဆိပ်ကမ်းဖော်ပြချက်ကို အပ်ဒိတ်လုပ်ထားသည်။ ပြန်လည်သတ်မှတ်သည့် ဆိပ်ကမ်းဖော်ပြချက်ကို အပ်ဒိတ်လုပ်ခဲ့သည်။
2018.05.07	18.0	Chip ID Intel Stratix 10 FPGA IP IP core အတွက် readid port ကို ထည့်ထားသည်။

 

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
ဒီဇင်ဘာလ 2017	2017.12.11	စာရွက်စာတမ်းခေါင်းစဉ်မှ အပ်ဒိတ်လုပ်ထားသည်။ Altera Unique Chip ID IP Core အသုံးပြုသူလမ်းညွှန်. ထပ်ပြောပါသည်။ စက်ပံ့ပိုးမှု အပိုင်း။  နှင့် ပေါင်းထည့်ထားသော အချက်အလက်တို့မှ Altera Arria 10 သီးသန့် Chip ID IP Core အသုံးပြုသူလမ်းညွှန် နှင့် Stratix 10 သီးသန့် Chip ID IP Core အသုံးပြုသူလမ်းညွှန်. Intel သို့ နာမည်ပြောင်းထားသည်။ မွမ်းမံထားသည်။ Functional Description. Intel Cyclone 10 GX ကိရိယာကို ပံ့ပိုးပေးထားသည်။
မေလ ၁၉၉၇	2016.05.02	ပုံမှန် IP core အချက်အလက်ကို ဖယ်ရှားပြီး Quartus Prime လက်စွဲစာအုပ်သို့ လင့်ခ်ထပ်ထည့်ထားသည်။ Arria 10 စက်ပံ့ပိုးမှုအကြောင်း အပ်ဒိတ်လုပ်ထားသော မှတ်စု။
စက်တင်ဘာ၊ ၂၀၂၃	2014.09.02	• “Altera Unique Chip ID” IP core ၏ အမည်အသစ်ကို ထင်ဟပ်စေရန် စာရွက်စာတမ်းခေါင်းစဉ်ကို အပ်ဒိတ်လုပ်ထားသည်။

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
သြဂုတ်၊ ၂၀၂၁	2014.08.18	အမွေအနှစ် ကန့်သတ်ချက် တည်းဖြတ်မှုအတွက် ကန့်သတ်ချက်အဆင့်များကို အပ်ဒိတ်လုပ်ထားသည်။ ဤ IP core သည် Arria 10 ဒီဇိုင်းများကို မပံ့ပိုးထားကြောင်း မှတ်သားထားပါ။
ဇွန်လ၊ ၂၀၂၄	2014.06.30	MegaWizard Plug-In Manager အချက်အလက်ကို IP Catalog ဖြင့် အစားထိုးခဲ့သည်။ IP cores အဆင့်မြှင့်တင်ခြင်းဆိုင်ရာ စံအချက်အလက်များကို ထည့်သွင်းထားသည်။ စံချိန်စံညွှန်းတပ်ဆင်ခြင်းနှင့် လိုင်စင်အချက်အလက်ကို ထည့်သွင်းထားသည်။ ခေတ်မမီတော့သော စက်ပံ့ပိုးမှုအဆင့် အချက်အလက်ကို ဖယ်ရှားခဲ့သည်။ IP core စက်ပစ္စည်းပံ့ပိုးမှုကို ယခုအခါ IP Catalog နှင့် parameter တည်းဖြတ်မှုတွင် ရရှိနိုင်ပါသည်။
စက်တင်ဘာ၊ ၂၀၂၃	2013.09.20	"FPGA စက်တစ်ခု၏ ချစ်ပ် ID ကိုရယူခြင်း" မှ "FPGA စက်တစ်ခု၏ ထူးခြားသော ချစ်ပ် ID ကိုရယူခြင်း" သို့ ပြန်ဆိုရန် မွမ်းမံထားပါသည်။
မေလ၊ 2013 ခုနှစ်	1.0	ကနဦး ထုတ်ဝေမှု။

တုံ့ပြန်ချက်ပေးပို့ပါ။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Intel Chip ID FPGA IP Cores [pdf] အသုံးပြုသူလမ်းညွှန် Chip ID FPGA IP Cores၊ Chip ID၊ FPGA IP Cores၊ IP Cores

ကိုးကား

• အသုံးပြုသူလက်စွဲ