intel Interlaken 2nd Gen FPGA IP ဖြန့်ချိရေးမှတ်စုများ

Interlaken (2nd Generation) Intel® FPGA IP ထုတ်ဝေမှု မှတ်စုများ

သီးခြား IP core ဗားရှင်းအတွက် ထုတ်ဝေမှုမှတ်စုကို မရရှိနိုင်ပါက၊ IP core သည် ထိုဗားရှင်းတွင် ပြောင်းလဲမှုမရှိပါ။ IP အပ်ဒိတ်သည် v18.1 အထိ ထွက်ရှိသည့် အချက်အလက်များအတွက် Intel Quartus Prime Design Suite Update Release Notes ကို ကိုးကားပါ။ Intel® FPGA IP ဗားရှင်းများသည် Intel Quartus® Prime Design Suite ဆော့ဖ်ဝဲဗားရှင်း v19.1 အထိ ကိုက်ညီပါသည်။ Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း 19.2 မှစတင်၍ Intel FPGA IP တွင် ဗားရှင်းအသစ်အဆန်းတစ်ခုရှိသည်။ Intel FPGA IP ဗားရှင်း (XYZ) နံပါတ်သည် Intel Quartus Prime ဆော့ဖ်ဝဲလ်ဗားရှင်းတစ်ခုစီနှင့် ပြောင်းလဲနိုင်သည်။ အပြောင်းအလဲတစ်ခု-

• X သည် IP ၏ အဓိက ပြင်ဆင်မှုကို ညွှန်ပြသည်။ Intel Quartus Prime ဆော့ဖ်ဝဲလ်ကို အပ်ဒိတ်လုပ်ပါက IP ကို ​​ပြန်ထုတ်ရပါမည်။
• Y သည် အိုင်ပီတွင် အင်္ဂါရပ်အသစ်များ ပါဝင်သည်။ ဤအင်္ဂါရပ်အသစ်များပါဝင်ရန် သင့် IP ကို ​​ပြန်ထုတ်ပါ။
• Z သည် IP တွင် အသေးစားပြောင်းလဲမှုများ ပါဝင်သည်ကို ညွှန်ပြသည်။ ဤပြောင်းလဲမှုများပါဝင်ရန် သင့် IP ကို ​​ပြန်လည်ထုတ်ပေးပါ။

ဆက်စပ်အချက်အလက်

• Intel Quartus Prime Design Suite Update ဖြန့်ချိရေး မှတ်စုများ
• Interlaken (2nd Generation) Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• Interlaken (2nd မျိုးဆက်) အတွက် Intel FPGA IP ကို ​​Knowledge Base အတွက် Errata
• Interlaken (2nd Generation) Intel Stratix 10 FPGA IP ဒီဇိုင်း Example အသုံးပြုသူလမ်းညွှန်
• Interlaken (2nd Generation) Intel Agilex FPGA IP Design Example အသုံးပြုသူလမ်းညွှန်
• Intel FPGA IP Cores မိတ်ဆက်

Interlaken (2nd Generation) Intel FPGA IP v20.0.0

ဇယား 1. v20.0.0 2020.10.05

Intel Quartus Prime ဗားရှင်း	ဖော်ပြချက်	ထိခိုက်မှု
20.3	25.78125 Gbps ဒေတာနှုန်းအတွက် ပံ့ပိုးမှု ထပ်ထည့်ထားသည်။	—
	ဒေတာနှုန်းထားများကို 25.3 Gbps မှ 25.28 Gbps နှင့် 25.8 Gbps မှ 25.78125 Gbps သို့ မွမ်းမံပြင်ဆင်ထားသည်။	—

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။
အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

Interlaken (2nd Generation) Intel FPGA IP v19.3.0

ဇယား 2. v19.3.0 2020.06.22

Intel Quartus Prime ဗားရှင်း	ဖော်ပြချက်	ထိခိုက်မှု
19.3.0	IP သည် ယခု Interlaken Look-aside လုပ်ဆောင်ချက်ကို ပံ့ပိုးပေးပါသည်။	—
	အသစ်ထပ်ထည့်ထားပါတယ်။ Interlaken Look-aside မုဒ်ကို ဖွင့်ပါ။ IP ကန့်သတ်ချက် တည်းဖြတ်မှုတွင် ပါရာမီတာ။	Interlaken Look-aside မုဒ်တွင် IP ကို ​​သင် configure လုပ်နိုင်ပါသည်။
	လွှဲပြောင်းမုဒ် ရွေးချယ်မှု ကန့်သတ်ချက်များကို Intel Quartus Prime ဆော့ဖ်ဝဲ၏ လက်ရှိဗားရှင်းမှ ဖယ်ရှားထားသည်။	—
	H- tile နှင့် E-tile (NRZ မုဒ်) IP core ကွဲပြားမှုများတွင် လမ်းသွား 12.5 အရေအတွက်အတွက် 10 Gbps ဒေတာနှုန်းကို ပံ့ပိုးပေးထားသည်။	—
	IP မှ အောက်ပါ အချက်ပြမှုများကို ဖယ်ရှားခဲ့သည်- • rx_pma_data • tx_pma_data • itx_hungry • itx_hungry	—
	အောက်ဖော်ပြပါ အချက်ပြအသစ်များကို ထည့်သွင်းထားသည်- • sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit	—
	မှတ်ပုံတင်မြေပုံမှ အောက်ပါ အော့ဖ်ဆက်နှစ်ခုကို ဖယ်ရှားထားသည်- • 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR	—
	ဒီဇိုင်းဟောင်း၏ ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်း။ample ကို Intel Agilex™ စက်ပစ္စည်းများအတွက် ယခုရရှိနိုင်ပါပြီ။	ဒီဇိုင်းဟောင်းကို စမ်းသပ်နိုင်ပါတယ်။ampIntel Agilex F-စီးရီး Transceiver-SoC ဖွံ့ဖြိုးတိုးတက်မှု Kit
	Intel Stratix® 2 H-tile သို့မဟုတ် E-tile စက်ပစ္စည်းကို ပစ်မှတ်ထားသည့် Interlaken (10nd Generation) IP ဥပမာအတွက် ဒေတာနှုန်းနှင့် transceiver ရည်ညွှန်းနာရီကြိမ်နှုန်းကို အနည်းငယ်ကွဲပြားသော တန်ဖိုးများသို့ သင်ပြောင်းလဲနိုင်သည်။ ဒေတာနှုန်းကို ပြောင်းလဲပုံအကြောင်း အချက်အလက်အတွက် ဤ KDB ကို ကိုးကားပါ။	အကွက်များပေါ်မူတည်၍ ဒေတာနှုန်းထားများကို စိတ်ကြိုက်ပြင်ဆင်နိုင်ပါသည်။

Interlaken (2nd Generation) Intel FPGA IP v19.2.1

ဇယား 3. v19.2.1 2019.09.27

Intel Quartus Prime ဗားရှင်း	ဖော်ပြချက်	ထိခိုက်မှု
19.3	E-tile transceivers ပါရှိသော Intel Agilex စက်ပစ္စည်းများအတွက် အများသူငှာ ထုတ်ပြန်ခြင်း။	—
	Interlaken (2nd Generation) Intel Stratix 10 FPGA IP ကို ​​Interlaken (2nd Generation) Intel FPGA IP ဟု အမည်ပြောင်းခဲ့သည်	—

Interlaken (2nd Generation) Intel Stratix 10 FPGA IP v18.1 အပ်ဒိတ် 1

ဇယား 4. ဗားရှင်း 18.1 အပ်ဒိတ် 1 2019.03.15

ဖော်ပြချက်	ထိခိုက်မှု
ကဏ္ဍပေါင်းစုံမုဒ်ကို ပံ့ပိုးပေးထားသည်။	—
ထပ်ပြောပါသည်။ အပိုင်းအရေအတွက် ကန့်သတ်ချက်။	—
• အောက်ဖော်ပြပါအတိုင်း လမ်းကြောနှင့် ဒေတာနှုန်းပေါင်းစပ်မှုအတွက် ပံ့ပိုးမှု ထပ်ထည့်သည်- — Intel Stratix 10 L-tile စက်ပစ္စည်းများအတွက်- • 4/12.5/25.3 Gbps နှုန်းထားများဖြင့် 25.8 လမ်းသွား • 8 Gbps နှုန်းဖြင့် လမ်းသွား ၈ လမ်း — Intel Stratix 10 H-tile စက်ပစ္စည်းများအတွက်- • 4/12.5/25.3 Gbps နှုန်းထားများဖြင့် 25.8 လမ်းသွား • 8/12.5/25.3 Gbps နှုန်းထားများဖြင့် 25.8 လမ်းသွား • 10/25.3 Gbps နှုန်းများဖြင့် လမ်းသွား ၁၀ လမ်း — Intel Stratix 10 E-tile (NRZ) စက်များအတွက်- • 4/6.25/12.5/25.3 Gbps နှုန်းများဖြင့် 25.8 လမ်းသွား • 8/12.5/25.3 Gbps နှုန်းထားများဖြင့် 25.8 လမ်းသွား • 10/25.3 Gbps နှုန်းများဖြင့် လမ်းသွား ၁၀ လမ်း • 12 Gbps နှုန်းဖြင့် ၁၂ လမ်းသွား	—
• အောက်ပါ ပို့လွှတ်သော အသုံးပြုသူ အင်တာဖေ့စ် အချက်ပြအသစ်များကို ပေါင်းထည့်ခဲ့သည်- — itx_eob1 — itx_eopbits1 — itx_chan1	—
• အောက်ပါ လက်ခံသူ အသုံးပြုသူ အင်တာဖေ့စ် အချက်ပြအသစ်များကို ပေါင်းထည့်ခဲ့သည်- — irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 — irx_err	—

Interlaken (2nd Generation) Intel Stratix 10 FPGA IP v18.1

ဇယား 5. ဗားရှင်း 18.1 2018.09.10

ဖော်ပြချက်	ထိခိုက်မှု	မှတ်စုများ
စာရွက်စာတမ်း အကွက်အဖြစ် အမည်ပြောင်းခဲ့သည်။ Interlaken (2nd Generation) Intel Stratix 10 FPGA IP အသုံးပြုသူလမ်းညွှန်	—	—
Interlaken (2nd Generation) IP core အတွက် VHDL သရုပ်ဖော်မှုပုံစံနှင့် testbench ပံ့ပိုးမှုတို့ကို ထည့်သွင်းထားသည်။	—	—
IP core တွင် အောက်ပါ မှတ်ပုံတင်အသစ်များကို ပေါင်းထည့်ခဲ့သည်-
• TX_READY_XCVR
• RX_READY_XCVR • ILKN_FEC_XCODER_TX_ILLEGAL_ ပြည်နယ်	—	ဤစာရင်းသွင်းမှုများကို Intel Stratix 10 E-Tile စက်ပစ္စည်းအမျိုးအစားများတွင်သာ ရရှိနိုင်ပါသည်။
• ILKN_FEC_XCODER_RX_ILLEGAL_ ပြည်နယ်

Interlaken (2nd Generation) Intel FPGA IP v18.0.1

ဇယား 6. ဗားရှင်း 18.0.1 ဇူလိုင်လ 2018

ဖော်ပြချက်	ထိခိုက်မှု	မှတ်စုများ
E-Tile transceivers များပါရှိသော Intel Stratix 10 စက်များအတွက် ပံ့ပိုးမှု ထပ်ထည့်ထားသည်။	—	—
PAM53.125 မုဒ်တွင် Intel Stratix 10 E-Tile စက်ပစ္စည်းများအတွက် 4 Gbps ဒေတာနှုန်းကို ပံ့ပိုးပေးထားသည်။	—	—
PAM10 မုဒ်တွင် Intel Stratix 4 E-Tile စက်ပစ္စည်းများအတွက် နာရီအချက်ပြ mac_clkin ကို ထည့်သွင်းထားသည်	—	—

Interlaken (2nd Generation) Intel FPGA IP v18.0

ဇယား 7. ဗားရှင်း 18.0 မေလ 2018

ဖော်ပြချက်	ထိခိုက်မှု	မှတ်စုများ
Intel ၏အမည်ပြောင်းခြင်းအရ Interlaken IP core (2nd Generation) ကို Interlaken (2nd Generation) Intel FPGA IP သို့ အမည်ပြောင်းခဲ့သည်။	—	—
လမ်းကြောင်း 25.8 နှင့် 6 အရေအတွက်အတွက် 12 Gbps ဒေတာနှုန်းကို ပံ့ပိုးပေးထားသည်။	—	—
Cadence Xcelium* Parallel Simulator အတွက် ပံ့ပိုးမှု ထပ်ထည့်ထားသည်။	—	—

Interlaken IP Core (2nd မျိုးဆက်) v17.1

ဇယား 8. ဗားရှင်း 17.1 နိုဝင်ဘာလ 2017

ဖော်ပြချက်	ထိခိုက်မှု	မှတ်စုများ
Intel FPGA IP Library တွင် ကနဦးထွက်ရှိခြင်း။	—	—

ဆက်စပ်အချက်အလက်

Interlaken IP Core (2nd Generation) အသုံးပြုသူလမ်းညွှန်

Interlaken (2nd Generation) Intel FPGA IP အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

Quartus ဗားရှင်း	IP Core ဗားရှင်း	အသုံးပြုသူလမ်းညွှန်
20.2	19.3.0	Interlaken (ဒုတိယမျိုးဆက်) FPGA IP အသုံးပြုသူလမ်းညွှန်
19.3	19.2.1	Interlaken (ဒုတိယမျိုးဆက်) FPGA IP အသုံးပြုသူလမ်းညွှန်
19.2	19.2	Interlaken (ဒုတိယမျိုးဆက်) FPGA IP အသုံးပြုသူလမ်းညွှန်
18.1.1	18.1.1	Interlaken (2nd Generation) Intel Stratix 10 FPGA IP အသုံးပြုသူလမ်းညွှန်
18.1	18.1	Interlaken (2nd Generation) Intel Stratix 10 FPGA IP အသုံးပြုသူလမ်းညွှန်
18.0.1	18.0.1	Interlaken (ဒုတိယမျိုးဆက်) FPGA IP အသုံးပြုသူလမ်းညွှန်
18.0	18.0	Interlaken (2nd Generation) Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
17.1	17.1	Interlaken IP Core (2nd Generation) အသုံးပြုသူလမ်းညွှန်

IP ဗားရှင်းများသည် Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း v19.1 အထိ တူညီပါသည်။ Intel Quartus Prime Design Suite ဆော့ဖ်ဝဲလ်ဗားရှင်း 19.2 သို့မဟုတ် နောက်ပိုင်းတွင်၊ IP cores တွင် IP ဗားရှင်းပုံစံအသစ်တစ်ခုရှိသည်။ IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel Interlaken 2nd Gen FPGA IP ဖြန့်ချိရေးမှတ်စုများ [pdf] ညွှန်ကြားချက်များ Interlaken 2nd Gen FPGA IP ထုတ်ဝေမှုမှတ်စုများ၊ Interlaken 2nd Gen၊ FPGA IP ထုတ်ဝေမှုမှတ်စုများ

ကိုးကား

• အသုံးပြုသူလက်စွဲ