ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Stratix 10 FPGA IP ဒီဇိုင်းထွample

ဒီဇိုင်းထွample ပြင်ပ Memory Interfaces Intel® Stratix® 10 FPGA IP အတွက် အမြန်စတင်လမ်းညွှန်

အင်တာဖေ့စ်အသစ်နှင့် နောက်ထပ် အလိုအလျောက် ဒီဇိုင်းဟောင်းample flow ကို Intel® Stratix® 10 ပြင်ပမှတ်ဉာဏ်ကြားခံများ အတွက် ရနိုင်ပါသည်။ ထွက၊ample Designs tab သည် parameter editor တွင် synthesis နှင့် simulation ဖန်တီးမှုကို သတ်မှတ်နိုင်စေပါသည်။ file သင်၏ EMIF IP ကို ​​အတည်ပြုရန် သင်အသုံးပြုနိုင်သည့် အစုံများ။ ရည်းစားဟောင်းကို ထုတ်ပေးနိုင်သည်။amp၎င်းသည် Intel FPGA ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအတွက် သို့မဟုတ် သင်ထုတ်လုပ်သည့် မည်သည့် EMIF IP အတွက်မဆို ဒီဇိုင်းထုတ်ပါသည်။

ပုံ 1. General Design Example Workflows

ပုံ 2။ EMIF Ex ကိုထုတ်ပေးခြင်း။ampIntel Stratix 10 Development Kit ဖြင့် ဒီဇိုင်းဆွဲခြင်း။

EMIF ပရောဂျက်တစ်ခု ဖန်တီးခြင်း။

Intel Quartus® Prime ဆော့ဖ်ဝဲဗားရှင်း 17.1 နှင့်နောက်ပိုင်းအတွက်၊ သင်သည် EMIF IP ကို ​​မထုတ်လုပ်မီ Intel Quartus Prime ပရောဂျက်တစ်ခုကို ဖန်တီးရမည်ဖြစ်ပြီး ဒီဇိုင်းဟောင်းကို ဖန်တီးရပါမည်။ampလဲ့

1. Intel Quartus Prime ဆော့ဖ်ဝဲကိုဖွင့်ပြီး ရွေးချယ်ပါ။ File ➤ ပရောဂျက် Wizard အသစ်။ Next ကိုနှိပ်ပါ။
2. သင်ဖန်တီးလိုသော ပရောဂျက်အတွက် လမ်းညွှန်တစ်ခုနှင့် nme ကို သတ်မှတ်ပါ။ Next ကိုနှိပ်ပါ။
3. Empty Project ကို ရွေးထားကြောင်း အတည်ပြုပါ။ Next နှစ်ကြိမ်နှိပ်ပါ။
4. အမည်စစ်ထုတ်မှုအောက်တွင်၊ စက်အစိတ်အပိုင်းနံပါတ်ကို ရိုက်ထည့်ပါ။
5. ရနိုင်သော စက်များအောက်တွင် သင့်လျော်သော စက်ပစ္စည်းကို ရွေးချယ်ပါ။
6. Finish ကိုနှိပ်ပါ။

EMIF IP ကို ​​ထုတ်လုပ်ခြင်းနှင့် ပြင်ဆင်ခြင်း

အောက်ဖော်ပြပါအဆင့်များသည် EMIF IP ကိုထုတ်လုပ်ရန်နှင့် configure လုပ်ပုံဖော်ပြသည်။ ဤလမ်းညွှန်ချက်သည် DDR4 အင်တာဖေ့စ်ကို ဖန်တီးပေးသည်၊ သို့သော် အဆင့်များသည် အခြားပရိုတိုကောများအတွက် ဆင်တူသည်။

1. IP Catalog ဝင်းဒိုးတွင်၊ Intel Stratix 10 ပြင်ပမှတ်ဉာဏ် မျက်နှာပြင်များကို ရွေးချယ်ပါ။ (IP Catalog ဝင်းဒိုးကို မမြင်ရပါက၊ ရွေးချယ်ပါ။ View ➤ အသုံးဝင်သော Windows ➤ IP ကတ်တလောက်။)
2. IP Parameter Editor တွင်၊ EMIF IP အတွက် entity name တစ်ခု ပေးပါ (ဤနေရာတွင် သင်ပေးသော အမည်သည် မှ ဖြစ်လာသည် file IP အတွက်အမည်) နှင့်လမ်းညွှန်တစ်ခုသတ်မှတ်ပါ။ Create ကိုနှိပ်ပါ။
3. သင်၏ EMIF အကောင်အထည်ဖော်မှုကို ရောင်ပြန်ဟပ်ရန် ကန့်သတ်ဘောင်များ တည်းဖြတ်ရာတွင် သင်သတ်မှတ်ရမည့် ဘောင်များ အများအပြားပါရှိသည်-

Intel Stratix 10 EMIF ပါရာမီတာ တည်းဖြတ်မှု လမ်းညွှန်ချက်များ

ဇယား 1. EMIF Parameter တည်းဖြတ်မှု လမ်းညွှန်ချက်များ

ကန့်သတ်ချက် တည်းဖြတ်သူ တဘ်	လမ်းညွှန်ချက်များ
အထွေထွေ	အောက်ပါ ဘောင်များကို မှန်ကန်စွာ ထည့်သွင်းထားကြောင်း သေချာပါစေ။ • စက်အတွက် အမြန်နှုန်းအဆင့်။ • မှတ်ဉာဏ်နာရီ ကြိမ်နှုန်း။ • PLL ရည်ညွှန်းနာရီကြိမ်နှုန်း။
ဉာဏ်	• ပေါ်တွင်ပါရာမီတာများကိုထည့်ရန် သင်၏မှတ်ဉာဏ်ကိရိယာအတွက် ဒေတာစာရွက်ကို ကိုးကားပါ။ ဉာဏ် တက်ဘ် • ALERT# pin အတွက် သီးခြားတည်နေရာတစ်ခုကိုလည်း ထည့်သွင်းသင့်သည်။ (DDR4 မမ်မိုရီပရိုတိုကောတွင်သာ သက်ရောက်သည်။)
မေမေ I/O	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ ကျွန်ုပ်/အို တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ အကောင်းဆုံးသောရပ်စဲခြင်းဆက်တင်များရရှိစေရန် board simulation ပြုလုပ်သင့်သည်။
FPGA I/O	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ FPGA I/O တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ သင့်လျော်သော I/O စံနှုန်းများကို ရွေးချယ်ရန်အတွက် ဆက်စပ် IBIS မော်ဒယ်များနှင့် board simulation ပြုလုပ်သင့်သည်။
Mem အချိန်ကိုက်	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ Mem အချိန်ကိုက် တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းအတွက်၊ သင်၏မှတ်ဉာဏ်ကိရိယာ၏ဒေတာစာရွက်အရ ဘောင်များကို ထည့်သွင်းသင့်သည်။
ဘုတ်	• ကနဦးပရောဂျက်စုံစမ်းစစ်ဆေးမှုများအတွက်၊ သင်သည် ၎င်းပေါ်တွင် ပုံသေဆက်တင်များကို အသုံးပြုနိုင်သည်။ ဘုတ် တက်ဘ် • အဆင့်မြင့်ဒီဇိုင်းအတည်ပြုခြင်းနှင့် တိကျသောအချိန်ပိတ်ခြင်းအတွက်၊ သင်သည် တိကျသော intersymbol interference (ISI)/ crosstalk နှင့် board နှင့် package skew information ကိုရရှိရန်အတွက် board simulation ကိုလုပ်ဆောင်သင့်ပြီး ၎င်းကိုထည့်သွင်းပါ။ ဘုတ် တက်ဘ်
ထိန်းချုပ်ကိရိယာ	သင်၏မှတ်ဉာဏ်ထိန်းချုပ်ကိရိယာအတွက် အလိုရှိသော ဖွဲ့စည်းမှုပုံစံနှင့် အမူအကျင့်များနှင့်အညီ ထိန်းချုပ်ကိရိယာ ဘောင်များကို သတ်မှတ်ပါ။
ရောဂါရှာဖွေရေး	ပေါ်တွင် parameters များကိုသုံးနိုင်သည်။ ရောဂါရှာဖွေရေး သင်၏မှတ်ဉာဏ်အင်တာဖေ့စ်ကို စမ်းသပ်ခြင်းနှင့် အမှားပြင်ဆင်ခြင်းတွင် အထောက်အကူပြုရန် တက်ဘ်။
Example ဒီဇိုင်းများ	ဟိ Example ဒီဇိုင်းများ tab သည် သင့်အား ဒီဇိုင်းဟောင်းကို ဖန်တီးနိုင်စေပါသည်။ampပေါင်းစပ်မှုအတွက် les ထုတ်လုပ်လိုက်တဲ့ ဒီဇိုင်း example သည် EMIF IP နှင့် မန်မိုရီအင်တာဖေ့စကို တရားဝင်အောင်စစ်ဆေးရန်အတွက် ကျပန်းအသွားအလာကိုထုတ်ပေးသည့် EMIF စနစ်တစ်ခုဖြစ်သည်။

ကန့်သတ်ဘောင်တစ်ခုချင်းစီ၏ အသေးစိတ်အချက်အလက်များအတွက် Intel Stratix 10 External Memory Interfaces IP အသုံးပြုသူလမ်းညွှန်ရှိ သင်၏မှတ်ဉာဏ်ပရိုတိုကောအတွက် သင့်လျော်သောအခန်းကို ကိုးကားပါ။

Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample

Intel Stratix 10 ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအတွက်၊ Intel Stratix 10 EMIF IP ဆက်တင်အများစုကို ၎င်းတို့၏မူလတန်ဖိုးများတွင်ထားခဲ့ရန် လုံလောက်ပါသည်။ ပေါင်းစပ်နိုင်သော ဒီဇိုင်း ex ကို ထုတ်လုပ်ရန်ample၊ ဤအဆင့်များကို လိုက်နာပါ-

1. Diagnostics တက်ဘ်တွင်၊ ရရှိနိုင်သော အမှားရှာပြင်ခြင်းဆိုင်ရာ အင်္ဂါရပ်များကို သုံးစွဲခွင့်ပေးရန် EMIF အမှားရှာပြင်ကိရိယာ/ Chip ပေါ်ရှိ အမှားအယွင်း ဆိပ်ကမ်းနှင့် စနစ်တွင်း-အရင်းအမြစ်များ-and-Probes ကို ဖွင့်ပါ။
2. အထွက၊ample Designs tab၊ Synthesis box ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။
3. EMIF IP ကို ​​Configure လုပ်ပြီး Generate Ex ကိုနှိပ်ပါ။ampပြတင်းပေါက်၏ အပေါ်ဘက်ညာဘက်ထောင့်တွင် ဒီဇိုင်းဆွဲပါ။
4. EMIF ဒီဇိုင်းဟောင်းအတွက် လမ်းညွှန်တစ်ခုကို သတ်မှတ်ပါ။ample နှင့် OK ကိုနှိပ်ပါ။ EMIF ဒီဇိုင်းဟောင်း၏ အောင်မြင်သောမျိုးဆက်ample သည် အောက်ပါတို့ကို ဖန်တီးသည်။ fileqii directory အောက်တွင်သတ်မှတ်ထားသည်။

ပုံ 3. Generated Synthesizable Design Example File ဖွဲ့စည်းပုံ

မှတ်ချက်- သရုပ်ပြခြင်း သို့မဟုတ် ပေါင်းစပ်ခြင်းအား အမှန်ခြစ်ကွက်လပ်ကို မရွေးချယ်ပါက၊ ဦးတည်ရာလမ်းညွှန်တွင် ပလပ်ဖောင်းဒီဇိုင်နာ ဒီဇိုင်းပါဝင်လိမ့်မည် files ကို Intel Quartus Prime ဆော့ဖ်ဝဲလ်မှ တိုက်ရိုက်စုစည်း၍ မရသော်လည်း ဖြစ်နိုင်သည်။ viewPlatform Designer အောက်တွင် ed သို့မဟုတ် တည်းဖြတ်ထားသည်။ ဤအခြေအနေတွင် ပေါင်းစပ်ခြင်းနှင့် သရုပ်ဖော်ခြင်းတို့ကို ပြုလုပ်ရန် အောက်ပါ command များကို သင်လုပ်ဆောင်နိုင်သည်။ file အစုံ။

• စုစည်းနိုင်သော ပရောဂျက်တစ်ခုကို ဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_qii_design.tcl script ကို သင် run ရပါမည်။
• သရုပ်ပြပရောဂျက်တစ်ခုဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_sim_design.tcl script ကို run ရပါမည်။

ဆက်စပ်အချက်အလက်

• Synthesis ထွample Design စာမျက်နှာ 19 တွင် ဖော်ပြထားသည်။
• DDR10 အတွက် Intel Stratix 3 EMIF IP ပါရာမီတာဖော်ပြချက်
• DDR10 အတွက် Intel Stratix 4 EMIF IP ပါရာမီတာဖော်ပြချက်
• QDRII/II+/Xtreme အတွက် Intel Stratix 10 EMIF IP ပါရာမီတာ ဖော်ပြချက်
• QDR-IV အတွက် Intel Stratix 10 EMIF IP ပါရာမီတာဖော်ပြချက်
• RLDRAM 10 အတွက် Intel Stratix 3 EMIF IP ပါရာမီတာဖော်ပြချက်

EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation
Intel Stratix 10 ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာအတွက်၊ Intel Stratix 10 EMIF IP ဆက်တင်အများစုကို ၎င်းတို့၏မူလတန်ဖိုးများတွင်ထားခဲ့ရန် လုံလောက်ပါသည်။ ဒီဇိုင်းထုတ်ဖို့ example for
Simulation၊ ဤအဆင့်များကို လိုက်နာပါ-

1. Diagnostics တက်ဘ်တွင်၊ သင်သည် ချိန်ညှိမှုမုဒ်နှစ်ခုကြားတွင် သင်ရွေးချယ်နိုင်သည်- ချိန်ညှိခြင်းကို ကျော်ရန် နှင့် ချိန်ညှိမှု အပြည့်အစုံ။ (ဤမုဒ်များအကြောင်းအသေးစိတ်အတွက်၊ ဤအခန်းနောက်တွင် Simulation Versus Hardware Implementation ကို ကိုးကားပါ။) simulation အချိန်ကို လျှော့ချရန်၊ လျင်မြန်သော simulation အတွက် Abstract PHY ကို ရွေးပါ။
2. အထွက၊ample Designs tab၊ Simulation box ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။ Verilog သို့မဟုတ် VHDL ကဲ့သို့ လိုအပ်သော Simulation HDL ဖော်မတ်ကိုလည်း ရွေးချယ်ပါ။
3. EMIF IP ကို ​​Configure လုပ်ပြီး Generate Ex ကိုနှိပ်ပါ။ampပြတင်းပေါက်၏ အပေါ်ဘက်ညာဘက်ထောင့်တွင် ဒီဇိုင်းဆွဲပါ။
4. EMIF ဒီဇိုင်းဟောင်းအတွက် လမ်းညွှန်တစ်ခုကို သတ်မှတ်ပါ။ample နှင့် OK ကိုနှိပ်ပါ။

EMIF ဒီဇိုင်းဟောင်း၏ အောင်မြင်သောမျိုးဆက်ample သည် မျိုးစုံကို ဖန်တီးသည်။ file sim/ed_sim လမ်းညွှန်အောက်တွင်၊ ပံ့ပိုးပေးထားသော simulator အမျိုးမျိုးအတွက် သတ်မှတ်ထားသည်။

ပုံ 4. Generated Simulation Design Example File ဖွဲ့စည်းပုံ

မှတ်ချက် - Simulation သို့မဟုတ် Synthesis ကို အမှန်ခြစ် ရွေးမထားပါက၊ ဦးတည်ရာလမ်းကြောင်းတွင် Platform Designer ဒီဇိုင်း ပါဝင်လိမ့်မည် files ကို Intel Quartus Prime ဆော့ဖ်ဝဲလ်မှ တိုက်ရိုက်စုစည်း၍ မရသော်လည်း ဖြစ်နိုင်သည်။ viewPlatform Designer အောက်တွင် ed သို့မဟုတ် တည်းဖြတ်ထားသည်။ ဤအခြေအနေတွင် ပေါင်းစပ်ခြင်းနှင့် သရုပ်ဖော်ခြင်းတို့ကို ပြုလုပ်ရန် အောက်ပါ command များကို သင်လုပ်ဆောင်နိုင်သည်။ file အစုံ။

• စုစည်းနိုင်သော ပရောဂျက်တစ်ခုကို ဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_qii_design.tcl script ကို သင် run ရပါမည်။
• သရုပ်ပြပရောဂျက်တစ်ခုဖန်တီးရန်၊ ဦးတည်ရာလမ်းကြောင်းတွင် quartus_sh -t make_sim_design.tcl script ကို run ရပါမည်။

ဆက်စပ်အချက်အလက်
• သရုပ်သကန်ထွample Design on ပါ။
• Intel Stratix 10 EMIF IP – Memory IP ကို ​​ပုံဖော်ခြင်း။
• Simulation Versus Hardware Implementation ကိုဖွင့်ပါ။

သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု
ပြင်ပမမ်မိုရီ အင်တာဖေ့စ် သရုပ်ဖော်ခြင်းအတွက်၊ သင်သည် IP မျိုးဆက်အတွင်း ချိန်ညှိခြင်းအား ကျော်သွားခြင်း သို့မဟုတ် တိုင်းတာမှု အပြည့်အစုံကို အိုင်ပီဖန်တီးမှုအတွင်း အဖြေရှာခြင်းတက်ဘ်တွင် ချိန်ညှိခြင်း အပြည့်အစုံကို ရွေးချယ်နိုင်သည်။
EMIF သရုပ်သကန်ပုံစံများ
ဤဇယားသည် skip calibration ၏ဝိသေသလက္ခဏာများနှင့် စံကိုက်ညှိခြင်းပုံစံများကို နှိုင်းယှဉ်ထားသည်။

ဇယား 2. EMIF သရုပ်သကန်ပုံစံများ- ချိန်ညှိခြင်းအား ကျော်သွားခြင်းနှင့် အပြည့်အဝ ချိန်ညှိခြင်းအား ကျော်ပါ။

Calibration ကိုကျော်ပါ။	Calibration အပြည့်အစုံ
အသုံးပြုသူ ယုတ္တိဗေဒကို အာရုံစိုက်သည့် စနစ်အဆင့် သရုပ်ဖော်မှု။	ချိန်ညှိခြင်းကို အာရုံစိုက်သည့် Memory interface အသွင်တူခြင်း။
ချိန်ညှိခြင်းအသေးစိတ်အချက်အလက်များကို ဖမ်းယူမထားပါ။	s အားလုံးကိုဖမ်းယူtagစံကိုက်ချိန်ညှိမှု။
Data တွေကို သိမ်းဆည်းပြီး ပြန်လည်ရယူနိုင်စွမ်းရှိပါတယ်။	အဆင့်သတ်မှတ်ခြင်း၊ တစ်နည်းနည်းချင်း စားပွဲခုံများ စသည်တို့ ပါဝင်ပါသည်။
တိကျသော စွမ်းဆောင်ရည်ကို ကိုယ်စားပြုသည်။
board skew မစဉ်းစားဘူး။

RTL သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု

ဤဇယားသည် EMIF သရုပ်ဖော်မှုနှင့် ဟာ့ဒ်ဝဲအကောင်အထည်ဖော်မှုကြား အဓိကကွာခြားချက်များကို မီးမောင်းထိုးပြသည်။

ဇယား 3. EMIF RTL သရုပ်သကန်နှင့် ဟာ့ဒ်ဝဲ အကောင်အထည်ဖော်မှု

RTL သရုပ်သကန်	Hardware အကောင်အထည်ဖော်ခြင်း။
Nios® ကနဦးသတ်မှတ်ခြင်းနှင့် ချိန်ညှိခြင်းကုဒ်သည် အပြိုင်လုပ်ဆောင်သည်။	Nios ကနဦးသတ်မှတ်ခြင်းနှင့် ချိန်ညှိခြင်းကုဒ်ကို ဆက်တိုက်လုပ်ဆောင်သည်။
အင်တာဖေ့စ်များသည် သရုပ်ဖော်မှုတွင် cal_done အချက်ပြအချက်ပြမှုကို တစ်ပြိုင်နက် အခိုင်အမာအတည်ပြုသည်။	Fitter လုပ်ဆောင်ချက်များသည် ချိန်ညှိခြင်း၏အစီအစဥ်ကို ဆုံးဖြတ်ပြီး အင်တာဖေ့စ်များသည် cal_done ကို တပြိုင်နက်တည်း အတည်မပြုပါ။

သင့်ဒီဇိုင်း၏ အပလီကေးရှင်းအတွက် ယာဉ်အသွားအလာပုံစံများကို အခြေခံ၍ RTL သရုပ်ဖော်မှုများကို လုပ်ဆောင်သင့်သည်။ RTL simulation သည် PCB ခြေရာခံနှောင့်နှေးမှုများကို စံနမူနာပြု၍ RTL simulation နှင့် ဟာ့ဒ်ဝဲအကောင်အထည်ဖော်မှုကြားတွင် latency ကွာဟမှုကို ဖြစ်စေနိုင်သည်ကို သတိပြုပါ။

ModelSim ဖြင့် External Memory Interface IP ကို ​​အတုယူခြင်း။

ဤလုပ်ထုံးလုပ်နည်းသည် EMIF ဒီဇိုင်းဟောင်းကို မည်သို့အတုယူရမည်ကို ပြသသည်။ampလဲ့

1. Mentor Graphics* ModelSim software ကိုဖွင့်ပြီး ရွေးချယ်ပါ။ File ➤ လမ်းညွှန်ကို ပြောင်းပါ။ ထုတ်လုပ်ထားသော ဒီဇိုင်းဟောင်းအတွင်းရှိ sim/ed_sim/mentor လမ်းညွှန်သို့ သွားပါ။ample folder
2. စာသားမှတ်တမ်း ဝင်းဒိုးကို မျက်နှာပြင်အောက်ခြေတွင် ပြသထားကြောင်း စစ်ဆေးပါ။ စာသားမှတ်တမ်း ဝင်းဒိုးကို မမြင်နိုင်ပါက နှိပ်ခြင်းဖြင့် ပြသပါ။ View ➤ စာသားမှတ်တမ်း။
3. စာသားမှတ်တမ်းဝင်းဒိုးတွင်၊ အရင်းအမြစ် msim_setup.tcl ကိုဖွင့်ပါ။
4. အရင်းအမြစ် msim_setup.tcl လည်ပတ်ပြီးနောက်၊ စာသားမှတ်တမ်းဝင်းဒိုးတွင် ld_debug ကိုဖွင့်ပါ။
5. ld_debug လည်ပတ်ပြီးနောက်၊ Objects ဝင်းဒိုးကို ပြသထားကြောင်း စစ်ဆေးပါ။ Objects ဝင်းဒိုးကို မမြင်နိုင်ပါက နှိပ်ခြင်းဖြင့် ပြသပါ။ View ➤ အရာဝတ္ထုများ။
6. Objects ဝင်းဒိုးတွင်၊ ညာဖက်ကလစ်နှိပ်ပြီး Add Wave ကိုရွေးချယ်ခြင်းဖြင့် အတုယူလိုသော အချက်ပြများကို ရွေးချယ်ပါ။
7. သင် simulation အတွက် အချက်ပြမှုများကို ရွေးချယ်ခြင်း အပြီးသတ်ပြီးနောက်၊ VTranscript ဝင်းဒိုးတွင် run -all ကို လုပ်ဆောင်ပါ။ သရုပ်ပြမှုသည် ပြီးမြောက်သည်အထိ လုပ်ဆောင်သည်။
8. သရုပ်သကန်ကို မမြင်နိုင်ပါက နှိပ်ပါ။ View ➤ လှိုင်း။

ဆက်စပ်အချက်အလက်
Intel Stratix 10 EMIF IP - Memory IP ကို ​​ပုံဖော်ခြင်း။

Intel Stratix 10 EMIF IP အတွက် Pin Placement

ဤအကြောင်းအရာသည် ပင်နံပါတ်နေရာချထားခြင်းအတွက် လမ်းညွှန်ချက်များပေးသည်။

ကျော်view

Intel Stratix 10 FPGAs တွင် အောက်ပါဖွဲ့စည်းပုံ ရှိသည်။

• စက်တစ်ခုစီတွင် I/O ကော်လံ 2 နှင့် 3 ကြားရှိသည်။
• I/O ကော်လံတစ်ခုစီတွင် I/O ဘဏ် ၈ ခုအထိ ပါဝင်ပါသည်။
• I/O ဘဏ်တစ်ခုစီတွင် 4 လမ်းသွားရှိသည်။
• လမ်းကြောတစ်ခုစီတွင် အထွေထွေသုံး I/O (GPIO) ပင်နံပါတ် ၁၂ ခုပါရှိသည်။

General Pin လမ်းညွှန်ချက်များ
အောက်ပါအချက်များသည် ယေဘုယျ pin လမ်းညွှန်ချက်များကို ပေးဆောင်သည်-

• ပေးထားသည့် ပြင်ပမမ်မိုရီ အင်တာဖေ့စ်အတွက် ပင်နံပါတ်များသည် I/O ကော်လံတစ်ခုအတွင်း ရှိနေကြောင်း သေချာပါစေ။
• ဘဏ်များစွာကို လွှမ်းခြုံထားသည့် အင်တာဖေ့စ်များသည် အောက်ပါလိုအပ်ချက်များနှင့် ကိုက်ညီရမည်-
  • ဘဏ်တွေက တစ်ခုနဲ့တစ်ခု ကပ်နေရမယ်။ ကပ်လျက်ဘဏ်များရှိ အချက်အလက်များအတွက် Intel Stratix 10 ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ IP အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။
  • ကြာမြင့်ချိန်ကို လျှော့ချရန် လိပ်စာနှင့် အမိန့်ပေးဘဏ်သည် ဗဟိုဘဏ်တွင် နေထိုင်ရပါမည်။ မန်မိုရီအင်တာဖေ့စ်သည် ဘဏ်အရေအတွက် တူညီပါက၊ လိပ်စာနှင့် အမိန့်ပေးဘဏ်သည် အလယ်ဘဏ်နှစ်ခုမှ တစ်ခုခုတွင် ရှိနေနိုင်သည်။
• အသုံးမပြုသော pin များကို ယေဘူယျရည်ရွယ်ချက် I/O ပင်များအဖြစ် အသုံးပြုနိုင်ပါသည်။
• လိပ်စာ နှင့် အမိန့် နှင့် ဆက်စပ် ပင်နံပါတ်များအားလုံးသည် ဘဏ်တစ်ခုတည်းအတွင်းတွင် ရှိနေရမည်။
• လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်နံပါတ်များသည် အောက်ပါအခြေအနေများအောက်တွင် ဘဏ်တစ်ခုကို မျှဝေနိုင်သည်-
  • လိပ်စာနှင့် အမိန့်ပေးစာနှင့် ဒေတာပင်များ I/O လမ်းကြောကို မျှဝေ၍မရပါ။
  • လိပ်စာနှင့် အမိန့်ပေးဘဏ်ရှိ အသုံးမပြုသော I/O လမ်းကြောတစ်ခုသာ ဒေတာ pins အတွက် အသုံးပြုနိုင်သည်။

Table 4. General Pin Constraints

အချက်ပြအမျိုးအစား	ကန့်သတ်ချက်
Data Strobe	DQ အဖွဲ့ပိုင် အချက်ပြများအားလုံးသည် တူညီသော I/O လမ်းကြောင်းတွင် ရှိနေရပါမည်။
ဒေ	ဆက်စပ် DQ ပင်နံပါတ်များသည် တူညီသော I/O လမ်းကြောတွင် ရှိနေရပါမည်။ bidirectional data လိုင်းများကိုမပံ့ပိုးသော protocols များအတွက်၊ read signals များကို write signals များမှ သီးခြားအုပ်စုဖွဲ့ထားသင့်သည်။
လိပ်စာနှင့် အမိန့်	လိပ်စာနှင့် ကွပ်ကဲမှု ပင်နံပါတ်များသည် I/O ဘဏ်အတွင်းရှိ ကြိုတင်သတ်မှတ်ထားသော နေရာများတွင် နေထိုင်ရပါမည်။

ကပ်လျက်ဘဏ်များ

ဘဏ်များကို ကပ်လျက်ဟု သတ်မှတ်ရန်အတွက်၊ ၎င်းတို့သည် တူညီသော I/O ကော်လံတွင် နေထိုင်ရမည်၊ ဘဏ်များ ကပ်လျက်ရှိမရှိ ဆုံးဖြတ်ရန် Stratix 10 အထွေထွေရည်ရွယ်ချက် I တွင်ရှိသော Modular I/O ဘဏ်များ၏ တည်နေရာနှင့် ပင်နံပါတ်များကို ကိုးကားပါ /o
အသုံးပြုသူလမ်းညွှန်။

Stratix 10 အထွေထွေရည်ရွယ်ချက် I/O အသုံးပြုသူလမ်းညွှန်ရှိ ဇယားများကို ရည်ညွှန်းသည့်အခါ၊ '–' သင်္ကေတမပါလျှင် ပြထားသည့်ဘဏ်အားလုံးသည် ကပ်လျက်ဖြစ်ကြောင်း လုံခြုံသည်ဟု ယူဆနိုင်သည်။ '–' သင်္ကေတသည် ပက်ကေ့ချ်အတွက် ဘဏ်ကို ချည်နှောင်ထားခြင်းမရှိကြောင်း ဖော်ပြသည်။
ပင်နံပါတ်တာဝန်များ

EMIF I/O ပင်များအားလုံးအတွက် တည်နေရာကို ဆုံးဖြတ်ရန် သင့်စက်ပစ္စည်းအတွက် ပင်နံပါတ်ဇယားကို ကိုးကားသင့်သည်။ ပင်နံပါတ်ဇယားကို ရည်ညွှန်းသောအခါ၊ ဘဏ်နံပါတ်များ၊ I/O ဘဏ်ညွှန်းကိန်းများနှင့် ပင်အမည်များကို ပေးထားသည်။ Intel FPGA တွင်ရှိသော Stratix 10 Scheme Table တွင် လိပ်စာနှင့် command pins များအတွက် ပင်ညွှန်းကိန်းများကို သင်ရှာတွေ့နိုင်ပါသည်။ website. Pin assignments များကို နည်းလမ်းအမျိုးမျိုးဖြင့် လုပ်ဆောင်နိုင်သည်။ အကြံပြုထားသောနည်းလမ်းမှာ အင်တာဖေ့စ်အချက်ပြမှုများကို ကိုယ်တိုင်ကန့်သတ်ရန်နှင့် Intel Quartus Prime Fitter မှ ကျန်အရာများကို ကိုင်တွယ်ခွင့်ပြုရန်ဖြစ်သည်။ ဤနည်းလမ်းတွင် အင်တာဖေ့စ်ပင်များအချို့အတွက် တရားဝင်ရာထူးများရှာဖွေရန်နှင့် .qsf မှတစ်ဆင့် ၎င်းတို့အား တာဝန်ပေးရန်အတွက် ပင်တိုင်ဇယားများပါ၀င်သည် file EMIF ဒီဇိုင်း ex ဖြင့်ထုတ်လုပ်သည်။ampလဲ့ ဤ I/O နေရာချထားမှုနည်းလမ်းအတွက်၊ သင်သည် အောက်ပါအချက်ပြမှုများကို ကန့်သတ်ထားရမည်-

• CK0
• အုပ်စုတစ်ခုလျှင် DQS ပင်နံပါတ်တစ်ခု
• PLL ရည်ညွှန်းနာရီ
• RZQ

အထက်ဖော်ပြပါ ကန့်သတ်ချက်များကို အခြေခံ၍ Intel Quartus Prime Fitter သည် လမ်းသွားတိုင်းအတွင်း ပင်များကို လိုအပ်သလို လှည့်ပေးပါသည်။ အောက်ပါပုံသည် ရည်းစားဟောင်းကို သရုပ်ဖော်သည်။ampအောက်ပါရွေးချယ်မှုများနှင့်အတူ DDR3 x72 အင်တာဖေ့စ်အတွက် pin assignments များ

• လိပ်စာနှင့် command pin ကို ဘဏ် 2M တွင် ထားရှိထားပြီး 3 လမ်းသွား လိုအပ်ပါသည်။
  • CK0 သည် ဘဏ် 8M တွင် 2 pin ကို ကန့်သတ်ထားသည်။
  • PLL ရည်ညွှန်းနာရီတံများကို ဘဏ် 24M တွင် ပင်နံပါတ် 25 နှင့် 2 တွင် ကန့်သတ်ထားသည်။
  • RZQ သည် ဘဏ် 26M တွင် 2 ကို ချိတ်ရန် ကန့်သတ်ထားသည်။
• ဒေတာကို 2N၊ 2M နှင့် 2L ဘဏ်များတွင် ထားရှိထားပြီး 9 လမ်းသွား လိုအပ်သည်။
  • DQS အုပ်စု 1-4 ကို ဘဏ် 2N တွင် ထားရှိထားပါသည်။
  • DQS အဖွဲ့ ၀င်သည် ဘဏ် 0M တွင် နေရာယူထားသည်။
  • DQS အုပ်စု 5-8 ကို ဘဏ် 2L တွင် ထည့်ထားသည်။

ပုံ 5. Pin Assignments Example- DDR3 x73 အင်တာဖေ့စ်

ဒီ example၊ CK0 ကို ဘဏ် 8M တွင် pin 2 ကို ကန့်သတ်ရန်၊ သင်သည် .qsf သို့ အောက်ပါစာကြောင်းကို ပေါင်းထည့်မည်ဖြစ်သည်။ fileသင့်လျော်သော ပင်နံပါတ်ဇယားကို အခြေခံ၍-

အထက်ပါ pin assignment ၏ဖော်မတ်ကို ပင်များအားလုံးတွင် အသုံးပြုနိုင်သည်-

ဆက်စပ်အချက်အလက်

• Intel Stratix 10 စက်များတွင် Modular I/O ဘဏ်များ
• Intel Stratix 10 EMIF IP DDR3
• DDR10 အတွက် Intel Stratix 4 EMIF IP
• QDRII/II+/Xtreme အတွက် Intel Stratix 10 EMIF IP
• QDR-IV အတွက် Intel Stratix 10 EMIF IP
• RLDRAM 10 အတွက် Intel Stratix 3 EMIF IP

Intel Stratix 10 EMIF ဒီဇိုင်း Ex ကို စုစည်းခြင်းနှင့် ပရိုဂရမ်ရေးဆွဲခြင်း။ample

.qsf တွင် လိုအပ်သော pin assignments များကို ပြုလုပ်ပြီးနောက် fileဒီဇိုင်းတွေဆိုရင် compile လုပ်လို့ရတယ်။ampIntel Quartus Prime ဆော့ဖ်ဝဲလ်တွင် ပါဝင်ပါသည်။

1. ဒီဇိုင်းဟောင်းပါရှိသော Intel Quartus Prime ဖိုင်တွဲသို့ သွားပါ။ample လမ်းညွှန်။
2. Intel Quartus Prime ပရောဂျက်ကိုဖွင့်ပါ။ file, (.qpf).
3. စုစည်းမှုစတင်ရန်၊ လုပ်ဆောင်ခြင်း ➤ စတင်စုစည်းခြင်းကို နှိပ်ပါ။ စုစည်းမှု၏အောင်မြင်စွာပြီးဆုံးခြင်းသည် .sof တစ်ခုထုတ်ပေးသည်။ fileဒီဇိုင်းကို ဟာ့ဒ်ဝဲပေါ်တွင် လည်ပတ်နိုင်အောင် လုပ်ဆောင်ပေးသည်။
4. သင့်စက်ကို စုစည်းထားသော ဒီဇိုင်းဖြင့် ပရိုဂရမ်ရေးဆွဲရန်၊ Tools ➤ Programmer ကိုနှိပ်ခြင်းဖြင့် ပရိုဂရမ်မာကိုဖွင့်ပါ။
5. ပရိုဂရမ်မာတွင် ပံ့ပိုးထားသော စက်ပစ္စည်းများကို ရှာဖွေရန် Auto Detect ကို နှိပ်ပါ။
6. Intel Stratix 10 စက်ပစ္စည်းကို ရွေးချယ်ပြီး Change ကိုရွေးချယ်ပါ။ File.
7. ထုတ်လုပ်ထားသော ed_synth.sof သို့ သွားပါ။ file Open ကို ရွေးပါ။
8. Intel Stratix 10 စက်ပစ္စည်းကို ပရိုဂရမ်စတင်ရန် Start ကိုနှိပ်ပါ။ စက်ပစ္စည်းကို အောင်မြင်စွာ ပရိုဂရမ်ထည့်သွင်းသောအခါ၊ ဝင်းဒိုး၏ ညာဘက်အပေါ်ရှိ တိုးတက်မှုဘားသည် 100% (အောင်မြင်သည်) ကို ညွှန်ပြသင့်သည်။

Intel Stratix 10 EMIF Design Ex ကို အမှားရှာခြင်း။ample
EMIF Debug Toolkit သည် ပြင်ပမမ်မိုရီ အင်တာဖေ့စ်ဒီဇိုင်းများကို အမှားရှာပြင်ရာတွင် အထောက်အကူပြုရန် ရနိုင်ပါသည်။ ကိရိယာအစုံသည် သင့်အား ဖတ်ရှုခြင်းနှင့် ရေးသားခြင်း အနားသတ်များကို ပြသရန်နှင့် မျက်လုံးပုံချပ်များကို ဖန်တီးနိုင်စေပါသည်။ Intel Stratix 10 ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံကို ပရိုဂရမ်ရေးဆွဲပြီးနောက်၊ EMIF Debug Toolkit ကို အသုံးပြု၍ ၎င်း၏လုပ်ဆောင်ချက်ကို စစ်ဆေးအတည်ပြုနိုင်ပါသည်။

1. EMIF Debug Toolkit ကိုဖွင့်ရန်၊ Tools ➤ System Debugging Tools ➤ External Memory Interface Toolkit သို့ သွားပါ။
2. Initialize Connections ကိုနှိပ်ပါ။
3. ကိရိယာသို့ ချိတ်ဆက်ရန် ပရောဂျက်ကို နှိပ်ပါ။ ပြတင်းပေါက်တစ်ခုပေါ်လာသည်; မှန်ကန်သော စက်ပစ္စည်းကို ရွေးချယ်ပြီး .sof မှန်ကန်ကြောင်း စစ်ဆေးပါ။ file ရွေးချယ်ထားသည်။
4. Create Memory Interface Connection ကို နှိပ်ပါ။ OK ကိုနှိပ်ခြင်းဖြင့် မူရင်းဆက်တင်များကို လက်ခံပါ။

Intel Stratix 10 ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာအစုံကို EMIF Debug Toolkit ဖြင့် လုပ်ဆောင်ရန် ယခုစသတ်မှတ်ထားပြီး၊ သက်ဆိုင်သည့်ရွေးချယ်မှုကို နှစ်ချက်နှိပ်ခြင်းဖြင့် အောက်ပါအစီရင်ခံစာများကို သင်ထုတ်လုပ်နိုင်သည်-

• ချိန်ညှိမှု ပြန်လုပ်ပါ။ DQ/DQS ပင်နံပါတ်တစ်ခုစီအတွက် အနားသတ်များနှင့်အတူ DQ/DQS အဖွဲ့တစ်ခုစီအတွက် ချိန်ညှိမှုအခြေအနေကို အကျဉ်းချုပ်ဖော်ပြသည့် ချိန်ညှိမှုအစီရင်ခံစာကို ထုတ်လုပ်သည်။
• Driver Margining။ I/O ပင်နံပါတ်အလိုက် ဖတ်ရှုခြင်းနှင့် ရေးခြင်း အနားသတ်များကို အကျဉ်းချုပ် အစီရင်ခံစာကို ထုတ်လုပ်သည်။ ချိန်ညှိမှုပြုလုပ်နေစဉ်မဟုတ်ပဲ အသုံးပြုသူမုဒ်အသွားအလာတွင် ယာဉ်မောင်းအနားသတ်ကို ဖမ်းယူထားသောကြောင့် ၎င်းသည် ချိန်ညှိခြင်းအနားသတ်နှင့် ကွဲပြားသည်။
• Eye Diagram ကို ဖန်တီးပါ။ ချိန်ညှိခြင်းဒေတာပုံစံများကို အခြေခံ၍ DQ ပင်တစ်ခုစီအတွက် မျက်လုံးမြေပုံများကို ဖတ်ရှုခြင်းနှင့် ရေးခြင်းတို့ ပြုလုပ်သည်။
• Termination ကို Calibrate လုပ်ပါ။ မတူညီသော ရပ်စဲမှုတန်ဖိုးများကို ဖယ်ရှားပြီး ရပ်စဲမှုတန်ဖိုးတစ်ခုစီက ပေးဆောင်သည့် အနားသတ်များကို အစီရင်ခံသည်။ မန်မိုရီအင်တာဖေ့စ်အတွက် အကောင်းဆုံးအဆုံးသတ်ကို ရွေးချယ်ရန် ဤအင်္ဂါရပ်ကို အသုံးပြုပါ။

ဆက်စပ်အချက်အလက်
Intel Stratix 10 EMIF IP အမှားရှာပြင်ခြင်း။

ဒီဇိုင်းထွample External Memory Interfaces Intel Stratix 10 FPGA IP အတွက် ဖော်ပြချက်

သင်၏ EMIF IP ကို ​​ကန့်သတ်သတ်မှတ်ပြီး ထုတ်လုပ်သည့်အခါ၊ စနစ်သည် သရုပ်ဖော်ခြင်းနှင့် ပေါင်းစပ်ခြင်းအတွက် လမ်းညွှန်များကို ဖန်တီးကြောင်း သင်သတ်မှတ်နိုင်သည်။ file sets နှင့် generate လုပ်ပါ။ file အလိုအလျောက်သတ်မှတ်သည်။ Ex အောက်မှာ Simulation or Synthesis ကို ရွေးပါ။ample ဒီဇိုင်း Files တွင် ထွample Designs တက်ဘ်၊ စနစ်သည် ပြီးပြည့်စုံသော သရုပ်ဖော်မှုကို ဖန်တီးသည်။ file သတ်မှတ် သို့မဟုတ် ပြီးပြည့်စုံသောပေါင်းစပ်မှု file သင်၏ရွေးချယ်မှုနှင့်အညီသတ်မှတ်။

Synthesis ထွample ဒီဇိုင်း

ပေါင်းစပ်မှု example ဒီဇိုင်းတွင် အောက်ဖော်ပြပါပုံတွင် ပြထားသည့် အဓိက တုံးများပါရှိသည်။

• ပေါင်းစပ်နိုင်သော Avalon®-MM ဟောင်းဖြစ်သည့် အသွားအလာ ဂျင်နရေတာampကန့်သတ်နံပါတ်များကို ကန့်သတ်ထားသော လိပ်စာများသို့ ဖတ်ရှုပြီး စာရေးခြင်း၏ pseudo-random ပုံစံကို အကောင်အထည်ဖော်သည့် le driver အသွားအလာ ဂျင်နရေတာသည် ရေးထားသော ဒေတာနှင့် ကိုက်ညီကြောင်း သေချာစေရန်နှင့် အခြားနည်းဖြင့် ချို့ယွင်းချက်ကို အခိုင်အမာရရှိစေရန် မမ်မိုရီမှ ဖတ်ရှုထားသော ဒေတာများကိုလည်း စောင့်ကြည့်ပါသည်။
• ပါဝင်သော memory interface ၏ ဥပမာတစ်ခု၊
  • Avalon-MM အင်တာဖေ့စ်နှင့် AFI အင်တာဖေ့စ်အကြား ထိန်းညှိပေးသည့် မမ်မိုရီထိန်းချုပ်ကိရိယာ။
  • PHY သည် မမ်မိုရီ ထိန်းချုပ်ကိရိယာနှင့် ပြင်ပမှတ်ဉာဏ် ကိရိယာများအကြား ချိတ်ဆက်မှုအဖြစ် ဆောင်ရွက်ပေးသော PHY ဖြစ်သည်။

ပုံ 6. Synthesis Example ဒီဇိုင်း

အကယ်၍ သင်သည် Ping Pong PHY အင်္ဂါရပ်ကို အသုံးပြုပါက၊ ပေါင်းစပ်မှု example ဒီဇိုင်းတွင် အောက်ဖော်ပြပါပုံတွင် ပြထားသည့်အတိုင်း လွတ်လပ်သော ထိန်းချုပ်ကိရိယာနှစ်ခုနှင့် ဘုံ PHY တစ်ခုမှတစ်ဆင့် သီးခြားလွတ်လပ်သော မမ်မိုရီစက်ပစ္စည်းနှစ်ခုသို့ ညွှန်ကြားချက်များထုတ်ပေးသည့် အသွားအလာ ဂျင်နရေတာနှစ်ခု ပါဝင်ပါသည်။

ပုံ 7. Synthesis Example Ping Pong PHY အတွက် ဒီဇိုင်း

အကယ်၍ သင်သည် RLDRAM 3 ကိုအသုံးပြုနေပါက၊ ပေါင်းစပ်မှု ex ရှိ traffic generatorample ဒီဇိုင်းသည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း AFI ကို အသုံးပြု၍ PHY နှင့် တိုက်ရိုက်ဆက်သွယ်သည်။

ပုံ 8. Synthesis Example RLDRAM 3 Interfaces အတွက် ဒီဇိုင်း

မှတ်ချက်- PLL မျှဝေခြင်းမုဒ်၊ DLL မျှဝေခြင်းမုဒ် သို့မဟုတ် OCT မျှဝေခြင်းမုဒ် ဘောင်တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော ကန့်သတ်ချက်များသည် No Sharing မှလွဲ၍ အခြားတန်ဖိုးတစ်ခုခုသို့ သတ်မှတ်ထားပါက၊ ပေါင်းစပ်မှု example ဒီဇိုင်းတွင် traffic generator/memory interface နှစ်ခုပါရှိသည်။ အသွားအလာ ဂျင်နရေတာ/မမ်မိုရီ အင်တာဖေ့စ် ဖြစ်ရပ်နှစ်ခုသည် ကန့်သတ်ဘောင်ဆက်တင်များမှ သတ်မှတ်ထားသည့်အတိုင်း မျှဝေထားသော PLL/DLL/OCT ချိတ်ဆက်မှုများဖြင့်သာ သက်ဆိုင်ပါသည်။ traffic generator/memory interface instances များသည် သင့်ကိုယ်ပိုင်ဒီဇိုင်းများတွင် ထိုသို့သောချိတ်ဆက်မှုများကို မည်သို့ပြုလုပ်နိုင်သည်ကို သရုပ်ပြပါသည်။
မှတ်ချက် - Intel Quartus Prime Standard Edition အသုံးပြုသူလမ်းညွှန်တွင် ဖော်ပြထားသည့်အတိုင်း ပြင်ပမှပေါင်းစပ်ပေါင်းစပ်မှုစီးဆင်းမှု- Third-party Synthesis သည် EMIF IP အတွက် ပံ့ပိုးထားသော စီးဆင်းမှုမဟုတ်ပါ။
ဆက်စပ်အချက်အလက်
Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample on

သရုပ်သကန်ထွample ဒီဇိုင်း
Simulation example ဒီဇိုင်းတွင် အောက်ပါပုံတွင် ပြထားသည့် အဓိက တုံးများ ပါရှိသည်။

• ပေါင်းစပ်မှု၏ ဥပမာတစ်ခုample ဒီဇိုင်း။ ယခင်အပိုင်းတွင်ဖော်ပြထားသည့်အတိုင်း synthesis example ဒီဇိုင်းတွင် traffic generator နှင့် memory interface ၏ ဥပမာတစ်ခုပါရှိသည်။ ၎င်းတို့သည် လျင်မြန်သော simulation အတွက် သင့်လျော်သော abstract simulation ပုံစံများကို မူရင်းအတိုင်း ပိတ်ဆို့ထားသည်။
• မန်မိုရီပရိုတိုကော သတ်မှတ်ချက်များကို လိုက်နာသည့် ယေဘူယျမော်ဒယ်အဖြစ် လုပ်ဆောင်သည့် မမ်မိုရီမော်ဒယ်။ မကြာခဏဆိုသလို၊ မန်မိုရီရောင်းချသူများသည် ၎င်းတို့ထံမှ သင်ဒေါင်းလုဒ်လုပ်နိုင်သော ၎င်းတို့၏ သီးခြားမှတ်ဉာဏ်အစိတ်အပိုင်းများအတွက် သရုပ်ဖော်ပုံစံများကို ပေးလေ့ရှိသည်။ webဆိုဒ်များ
• အလုံးစုံဖြတ်သန်းခွင့် သို့မဟုတ် ကျရှုံးမှုအခြေအနေတို့ကို အချက်ပြရန် ပြင်ပမှတ်ဉာဏ်ကြားခံ IP နှင့် အသွားအလာ ဂျင်နရေတာတို့မှ အခြေအနေကို အချက်ပြမှုများကို စောင့်ကြည့်သည့် အခြေအနေစစ်ဆေးသည့်စနစ်။

ပုံ 9. Simulation Example ဒီဇိုင်း

အကယ်၍ သင်သည် Ping Pong PHY အင်္ဂါရပ်ကို အသုံးပြုနေပါက၊ Simulation example ဒီဇိုင်းတွင် အောက်ဖော်ပြပါပုံတွင် ပြထားသည့်အတိုင်း လွတ်လပ်သော ထိန်းချုပ်ကိရိယာနှစ်ခုနှင့် ဘုံ PHY တစ်ခုမှတစ်ဆင့် သီးခြားလွတ်လပ်သော မမ်မိုရီစက်ပစ္စည်းနှစ်ခုသို့ ညွှန်ကြားချက်များထုတ်ပေးသည့် အသွားအလာ ဂျင်နရေတာနှစ်ခု ပါဝင်ပါသည်။

ပုံ 10. Simulation Example Ping Pong PHY အတွက် ဒီဇိုင်း

အကယ်၍ သင်သည် RLDRAM 3 ကိုအသုံးပြုနေပါက၊ simulation အတွင်းရှိ traffic generator သည် example ဒီဇိုင်းသည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း AFI ကို အသုံးပြု၍ PHY နှင့် တိုက်ရိုက်ဆက်သွယ်သည်။

ပုံ 11. Simulation Example RLDRAM 3 Interfaces အတွက် ဒီဇိုင်း

ဆက်စပ်အချက်အလက်
EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation on

Example Designs Interface Tab
ကန့်သတ်ချက်တည်းဖြတ်မှုတွင် Ex တစ်ခုပါဝင်သည်။ample Designs tabample designs.l
ရနိုင်သော Example ဒီဇိုင်းများကဏ္ဍ
Select design pulldown သည် သင့်အား လိုချင်သော ex ကို ရွေးချယ်နိုင်စေပါသည်။ample ဒီဇိုင်း။ လက်ရှိတွင် EMIF Example Design သည် တစ်ခုတည်းသော ရွေးချယ်မှုဖြစ်ပြီး မူရင်းအတိုင်း ရွေးချယ်ထားသည်။

ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Stratix 10 FPGA IP ဒီဇိုင်းထွအတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်းample အသုံးပြုသူလမ်းညွှန်

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus Prime ဗားရှင်း	အပြောင်းအလဲများ
2021.03.29	21.1	• ၌ Exampဒီဇိုင်းအမြန်စတင်ပါ။ အခန်းတွင် NCSim* စီစစ်ခြင်းဆိုင်ရာ ရည်ညွှန်းချက်များကို ဖယ်ရှားခဲ့သည်။
2018.09.24	18.1	• မွမ်းမံထားသော ကိန်းဂဏန်းများ Synthesizable EMIF Design Ex ကို ထုတ်လုပ်ခြင်း။ample နှင့် EMIF ဒီဇိုင်း Ex ကိုထုတ်လုပ်ခြင်း။ample for Simulation အကြောင်းအရာများ
2018.05.07	18.0	• စာရွက်စာတမ်းခေါင်းစဉ်မှ ပြောင်းထားသည်။ Intel Stratix 10 ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် ရန် ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Stratix 10 FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်. • ကျည်ဆံအမှတ်များကို ပြုပြင်ထားသည်။ ကျော်view အပိုင်း Intel Stratix 10 EMIF IP အတွက် Pin Placement အကြောင်းအရာ

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
နိုဝင်ဘာလ 2017	2017.11.06	ကနဦး ထုတ်ဝေမှု။

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်များရယူပြီး။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိ သတ်မှတ်ချက်များအတိုင်း အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အသိပေးခြင်းမရှိဘဲ အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များနှင့် ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။ *အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel External Memory Interfaces Intel Stratix 10 FPGA IP ဒီဇိုင်း Example [pdf] အသုံးပြုသူလမ်းညွှန် ပြင်ပမှတ်ဉာဏ်ကြားခံမျက်နှာပြင်များ Intel Stratix 10 FPGA IP ဒီဇိုင်းထွample၊ External၊ Memory Interfaces Intel Stratix 10 FPGA IP ဒီဇိုင်း Example၊ Intel Stratix 10 FPGA IP ဒီဇိုင်းထွample၊ 10 FPGA IP ဒီဇိုင်းထွample

ကိုးကား

• အသုံးပြုသူလက်စွဲ