AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့

ထုတ်ကုန်အချက်အလက်

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ဗားရှင်း	ဗျာ ၂.၁
ရက်စွဲ	၇၃၆-၇၈၄-၆၀၉၄
ထုတ်ဝေသည်။	Rachel Zhou
ဖော်ပြချက်	ပထမဆုံး ဖြန့်ချိသည်။

အပိုင်း 1- FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ နိဒါန်း

AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့သည် core board + carrier တစ်ခုဖြစ်သည်။
အဆင်ပြေသောအလယ်တန်းဖွံ့ဖြိုးတိုးတက်မှုအတွက်ခွင့်ပြုသောဘုတ်အဖွဲ့
core board ကို အသုံးပြု. ၎င်းသည် မြန်နှုန်းမြင့် inter-board ကိုအသုံးပြုသည်။
core board နှင့် carrier board အကြားချိတ်ဆက်ကိရိယာ။

AX7203 သယ်ဆောင်ရေးဘုတ်အဖွဲ့သည် အမျိုးမျိုးသော အရံအင်တာဖေ့စ်များကို ပံ့ပိုးပေးသည်၊
အပါအဝင်-

• PCIex1 အင်တာဖေ့စ် 4 ခု
• 2 Gigabit Ethernet အင်တာဖေ့စ်များ
• 1 HDMI အထွက် မျက်နှာပြင်
• 1 HDMI ထည့်သွင်းမှု အင်တာဖေ့စ်
• 1 Uart Interface
• SD ကတ် 1 ပေါက်
• XADC ချိတ်ဆက်ကိရိယာ အင်တာဖေ့စ် (မူရင်းဖြင့် မတပ်ဆင်ပါ)
• 2-way 40-pin တိုးချဲ့ခေါင်းစီး
• အချို့သော့များ
• အယ်လ်အီးဒီ
• EEPROM ပတ်လမ်း

အပိုင်း 2- AC7200 Core Board မိတ်ဆက်

AC7200 core board သည် XILINX ၏ ARTIX-7 စီးရီး 200T ကို အခြေခံထားသည်။
AC7200-2FGG484I။ ၎င်းသည် စွမ်းဆောင်ရည်မြင့် core board များအတွက် သင့်လျော်သည်။
မြန်နှုန်းမြင့် ဒေတာဆက်သွယ်ရေး၊ ဗီဒီယို ရုပ်ပုံလုပ်ဆောင်ခြင်း နှင့်
မြန်နှုန်းမြင့်ဒေတာရယူခြင်း။

AC7200 core board ၏အဓိကအင်္ဂါရပ်များပါဝင်သည်။

• MICRON ၏ MT41J256M16HA-125 DDR3 ချစ်ပ်များနှင့်အတူ နှစ်ပိုင်း၊
  တစ်ခုလျှင် 4Gbit စွမ်းရည်ရှိပြီး 32-bit data bus width နှင့် up to တို့ကို ပေးဆောင်သည်။
  FPGA နှင့် DDR25 အကြား 3Gb ဒေတာဖတ်/ရေးလှိုင်း။
• 180V အဆင့်၏ 3.3 စံ IO အပေါက်များ
• 15V အဆင့်၏ 1.5 စံ IO အပေါက်များ
• GTP မြန်နှုန်းမြင့် RX/TX ကွဲပြားသော အချက်ပြမှုများ 4 တွဲ
• Equal length နှင့် differential processing routing တို့ကြားတွင် ဖြစ်သည်။
  FPGA ချစ်ပ်နှင့် အင်တာဖေ့စ်
• 45*55 (မီလီမီတာ) အရွယ်အစား

ထုတ်ကုန်အသုံးပြုမှု ညွှန်ကြားချက်များ

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 ကိုအသုံးပြုရန်၊ ၎င်းတို့ကို လိုက်နာပါ။
ခြေလှမ်းများ-

1. မြန်နှုန်းမြင့်ဖြင့် core board နှင့် carrier board တို့ကို ချိတ်ဆက်ပါ။
   inter-board ချိတ်ဆက်ကိရိယာ။
2. လိုအပ်ပါက ပေးထားသော XADC interface ကို ထည့်သွင်းပါ။
   ချိတ်ဆက်ကိရိယာ။
3. အလိုရှိသော မည်သည့် အရံအတားများကိုမဆို ဖွင့်ထားသော အင်တာဖေ့စ်များနှင့် ချိတ်ဆက်ပါ။
   PCIex4 စက်ပစ္စည်းများ၊ Gigabit Ethernet ကဲ့သို့သော ဝန်ဆောင်မှုပေးသည့်ဘုတ်အဖွဲ့
   စက်ပစ္စည်းများ၊ HDMI စက်ပစ္စည်းများ၊ Uart စက်ပစ္စည်းများ၊ SD ကတ်များ သို့မဟုတ် ပြင်ပ
   တိုးချဲ့ခေါင်းစီးများ။
4. သင့်လျော်သောပါဝါကို အသုံးပြု၍ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တွင် ပါဝါဖွင့်ပါ။
   ထောက်ပံ့ရေး။

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့
AX7203
အသုံးပြုသူလက်စွဲ

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
ဗားရှင်းမှတ်တမ်း

ဗားရှင်း Rev 1.2

ရက်စွဲ 2023-02-23

Rachel Zhou မှထုတ်ဝေသည်။

ဖော်ပြချက် First Release

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
မာတိကာ
ဗားရှင်းမှတ်တမ်း……………………………………………………………………………………………2 အပိုင်း 1- FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ နိဒါန်း………………………… …………… 6 အပိုင်း 2: AC7200 Core Board နိဒါန်း ……………………………………………………..၉
အပိုင်း 2.1: FPGA Chip ………………………………………………………………… 10 အပိုင်း 2.2: Active Differential Crystal ………………………………… …………..12 အပိုင်း 2.3: 200Mhz Active Differential နာရီ ………………………………………12 အပိုင်း 2.4: 148.5Mhz Active Differential Crystal …………………………….. 13 အပိုင်း 2.5: DDR3 DRAM …………………………………………………………………15 အပိုင်း 2.6: QSPI Flash ……………………………………… ……………………………19 အပိုင်း 2.7- Core Board ရှိ LED မီး ……………………………………………………. 21 အပိုင်း 2.8- Reset Button ………………………………………………………………… 22 အပိုင်း 2.9: JTAG အင်တာဖေ့စ်………………………………………………………………… 23 အပိုင်း 2.10- Core Board ရှိ ပါဝါအင်တာဖေ့စ်……………………………. 24 အပိုင်း 2.11- Board to Board Connectors ……………………………………….. 25 အပိုင်း 2.12- Power Supply ……………………………………………… …………32 အပိုင်း 2.13- ဖွဲ့စည်းပုံ ပုံကြမ်း ……………………………………………………..33 အပိုင်း 3: သယ်ဆောင်ရေးဘုတ်အဖွဲ့ ……………………………… …………………………………………. 34 အပိုင်း 3.1- သယ်ဆောင်သူဘုတ်အဖွဲ့ နိဒါန်း …………………………………………………… 34 အပိုင်း 3.2: Gigabit Ethernet Interface …………………………………………………… 35 အပိုင်း 3.3- PCIe x4 အင်တာဖေ့စ် ……………………………………………………….. 38 အပိုင်း 3.4: HDMI အထွက် အင်တာဖေ့စ် ……………………………………… ………….40 အပိုင်း 3.5- HDMI ထည့်သွင်းမှု အင်တာဖေ့စ် ……………………………………………………42 အပိုင်း 3.6: SD ကတ်အပေါက် ………………………………… ………………………………… 44 အပိုင်း 3.7: USB to Serial Port ……………………………………………………….45 အပိုင်း 3.8: EEPROM 24LC04… ………………………………………………………………….47 အပိုင်း 3.9- ချဲ့ထွင်မှု ခေါင်းစီး ………………………………………………………………… 48 အပိုင်း 3.10: JTAG မျက်နှာပြင် ……………………………………………………………။ ၅၁

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း ၃.၁၁။ …………3.11 အပိုင်း 52- LED Light ………………………………………………………………… 3.12 အပိုင်း 53- ပါဝါထောက်ပံ့မှု………………………………… ……………………………………… ၅၅

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
ဤ ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးပလပ်ဖောင်း (Module: AX7203) သည် သုံးစွဲသူများအတွက် အလယ်တန်းဖွံ့ဖြိုးတိုးတက်မှုအတွက် core board ကိုအသုံးပြုရန် အဆင်ပြေစေသည့် core board + carrier board mode ကို လက်ခံပါသည်။
ဝန်ဆောင်မှုပေးသူဘုတ်အဖွဲ့၏ ဒီဇိုင်းတွင်၊ 1 PCIex4 မျက်နှာပြင်၊ 2 Gigabit Ethernet အင်တာဖေ့စ်၊ 1 HDMI အထွက် အင်တာဖေ့စ်၊ 1 HDMI အဝင်အင်တာဖေ့စ်၊ Uart အင်တာဖေ့စ်၊ SD ကတ်အပေါက်စသည်ဖြင့် သုံးစွဲသူများအတွက် အင်တာဖေ့စ်အများအပြားကို တိုးချဲ့ထားသည်။ ၎င်းသည် သုံးစွဲသူ၏လိုအပ်ချက်များနှင့် ကိုက်ညီပါသည်။ PCIe မြန်နှုန်းမြင့်ဒေတာဖလှယ်မှု၊ ဗီဒီယိုထုတ်လွှင့်မှုလုပ်ဆောင်ခြင်းနှင့်စက်မှုထိန်းချုပ်မှုတို့အတွက်။ ၎င်းသည် "ဘက်စုံ" ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်မှုပလပ်ဖောင်းတစ်ခုဖြစ်သည်။ ၎င်းသည် မြန်နှုန်းမြင့် ဗီဒီယိုထုတ်လွှင့်မှု၊ ကွန်ရက်နှင့် ဖိုက်ဘာဆက်သွယ်ရေးနှင့် ဒေတာလုပ်ဆောင်ခြင်း၏ ကြိုတင်အတည်ပြုချက်နှင့် လျှောက်လွှာတင်ပြီးနောက် ဖြစ်နိုင်ခြေကို ထောက်ပံ့ပေးသည်။ ဤထုတ်ကုန်သည် ARTIX-7FPGA ဖွံ့ဖြိုးတိုးတက်မှုတွင် ပါဝင်နေသော ကျောင်းသား၊ အင်ဂျင်နီယာများနှင့် အခြားအုပ်စုများအတွက် အလွန်သင့်လျော်ပါသည်။

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 1- FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ နိဒါန်း
AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၏ ဖွဲ့စည်းပုံတစ်ခုလုံးသည် ကျွန်ုပ်တို့၏ တသမတ်တည်းသော core board + carrier board model မှ အမွေဆက်ခံပါသည်။ core board နှင့် carrier board ကြားတွင် မြန်နှုန်းမြင့် ချိတ်ဆက်ကိရိယာကို အသုံးပြုသည်။
core board ကို အဓိကအားဖြင့် FPGA + 2 DDR3 + QSPI FLASH ဖြင့်ဖွဲ့စည်းထားပြီး FPGA ၏ မြန်နှုန်းမြင့်ဒေတာလုပ်ဆောင်ခြင်းနှင့် သိမ်းဆည်းခြင်းဆိုင်ရာလုပ်ဆောင်ချက်များ၊ FPGA နှင့် DDR3 နှစ်ခုကြားတွင် မြန်နှုန်းမြင့်ဒေတာဖတ်ရှုခြင်းနှင့် စာရေးခြင်း၊ ဒေတာဘစ်အကျယ်သည် 32 ဘစ်၊ စနစ်တစ်ခုလုံး၏ bandwidth သည် 25Gb အထိရှိသည်။ /s(800M*32bit); DDR3 စွမ်းရည်နှစ်ခုသည် 8Gbit အထိရှိပြီး ဒေတာလုပ်ဆောင်နေစဉ်အတွင်း မြင့်မားသော buffers များလိုအပ်ပါသည်။ ရွေးချယ်ထားသော FPGA သည် BGA 7 ပက်ကေ့ခ်ျတွင် XILINX ၏ ARTIX-200 စီးရီး၏ XC7A484T ချစ်ပ်ဖြစ်သည်။ XC7A200T နှင့် DDR3 အကြား ဆက်သွယ်ရေး ကြိမ်နှုန်းသည် 400Mhz သို့ရောက်ရှိပြီး ဒေတာနှုန်းမှာ 800Mhz ဖြစ်ပြီး၊ မြန်နှုန်းမြင့် လိုင်းပေါင်းစုံဒေတာ စီမံဆောင်ရွက်ပေးခြင်း၏ လိုအပ်ချက်များကို အပြည့်အဝ ဖြည့်ဆည်းပေးပါသည်။ ထို့အပြင်၊ XC7A200T FPGA တွင် ချန်နယ်တစ်ခုလျှင် 6.6Gb/s အထိ အမြန်နှုန်းရှိသော GTP မြန်နှုန်းမြင့် transceivers လေးခုပါရှိပြီး ဖိုက်ဘာအင်အော်တစ်ဆက်သွယ်ရေးနှင့် PCIe ဒေတာဆက်သွယ်ရေးများအတွက် စံပြဖြစ်စေသည်။
AX7203 ဝန်ဆောင်မှုပေးသူဘုတ်အဖွဲ့သည် PCIex1 အင်တာဖေ့စ် 4 ခု၊ 2 Gigabit Ethernet အင်တာဖေ့စ်၊ 1 HDMI အထွက် အင်တာဖေ့စ်၊ 1 HDMI အဝင်အင်တာဖေ့စ်၊ 1 Uart အင်တာဖေ့စ်၊ 1 SD ကတ်အပေါက်၊ XADC ချိတ်ဆက်ကိရိယာ အင်တာဖေ့စ်၊ 2-way 40-pin တိုးချဲ့မှု အပါအဝင် ၎င်း၏ကြွယ်ဝသော အရံအင်တာဖေ့စ်ကို ချဲ့ထွင်ထားသည်။ ခေါင်းစီး၊ သော့အချို့၊ LED နှင့် EEPROM ဆားကစ်။

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 1-1-1- AX7203 ၏ Schematic Diagram ဤပုံကြမ်းမှတဆင့် AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တွင် ပါဝင်သော အင်တာဖေ့စ်များနှင့် လုပ်ဆောင်ချက်များကို သင်တွေ့မြင်နိုင်သည်- Artix-7 FPGA core board
core board တွင် XC7A200T + 8Gb DDR3 + 128Mb QSPI FLASH ပါဝင်သည်။ FPGA စနစ်များနှင့် GTP module များအတွက် တည်ငြိမ်သောနာရီထည့်သွင်းမှုကို ပံ့ပိုးပေးသည့် 200MHz နှင့် အခြား 125MHz တွင် တိကျသော Sitime LVDS ကွဲပြားသောပုံဆောင်ခဲနှစ်ခုရှိသည်။ 1-ချန်နယ် PCIe x4 အင်တာဖေ့စ်သည် PCI Express 2.0 စံနှုန်းကို ပံ့ပိုးပေးသည်၊ PCIe x4 မြန်နှုန်းမြင့် ဒေတာထုတ်လွှင့်မှု အင်တာဖေ့စ်ကို ပံ့ပိုးပေးသည်၊ လိုင်းတစ်ခုတည်း ဆက်သွယ်မှုနှုန်း 5GBaud 2-channel Gigabit Ethernet Interface RJ-45 အင်တာဖေ့စ် Gigabit Ethernet မျက်နှာပြင် ချစ်ပ်သည် Micrel ၏ KSZ9031RNX Ethernet PHY ချစ်ပ်ကို အသုံးပြုထားသည်။ သုံးစွဲသူများအတွက် ကွန်ရက်ဆက်သွယ်ရေးဝန်ဆောင်မှုများ ပေးဆောင်ရန်။

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
KSZ9031RNX ချစ်ပ်သည် 10/100/1000 Mbps ကွန်ရက်ထုတ်လွှင့်မှုနှုန်းများကို ပံ့ပိုးပေးသည်။ full duplex နှင့် adaptive ။ 1-channel HDMI Output အင်တာဖေ့စ် Silion Image ၏ SIL9134 HDMI ကုဒ်နံပါတ် ချစ်ပ်ကို 1080P@60Hz အထွက်အထိ ပံ့ပိုးပေးပြီး 3D အထွက်ကို ပံ့ပိုးရန် ရွေးချယ်ထားသည်။ 1-channel HDMI Input interface Silion Image ၏ SIL9013 HDMI ဒီကုဒ်ဒါ ချစ်ပ်ကို ရွေးချယ်ထားပြီး၊ 1080P@60Hz input အထိ ပံ့ပိုးပေးပြီး မတူညီသော ဖော်မတ်များဖြင့် ဒေတာအထွက်ကို ပံ့ပိုးပေးပါသည်။ 1-ချန်နယ် Uart to USB အင်တာဖေ့စ် 1 အသုံးပြုသူ အမှားရှာပြင်ခြင်းအတွက် ကွန်ပျူတာနှင့် ဆက်သွယ်ရန်အတွက် Uart to USB မျက်နှာပြင်။ အမှတ်စဉ်အပေါက် ချစ်ပ်သည် Silicon Labs CP2102GM ၏ USB-UAR ချစ်ပ်ဖြစ်ပြီး USB မျက်နှာပြင်သည် MINI USB မျက်နှာပြင်ဖြစ်သည်။ Micro SD ကတ်ကိုင်ဆောင်သူ 1-port Micro SD ကတ်ကိုင်ဆောင်သူ၊ SD မုဒ်နှင့် SPI မုဒ်ကို ပံ့ပိုးပေးသည့် EEPROM Onboard တစ်ခု IIC အင်တာဖေ့စ် EEPROM 24LC04 2-way 40-pin expansion port 2-way 40-pin 2.54mm pitch expansion port အမျိုးမျိုးသော ALINX သို့ ချိတ်ဆက်နိုင်ပါသည်။ မော်ဂျူးများ (ကြည့်မှန်ပြောင်းကင်မရာ၊ TFT LCD မျက်နှာပြင်၊ မြန်နှုန်းမြင့် AD module စသည်တို့)။ ချဲ့ထွင်မှုတွင် 1 ချန်နယ် 5V ပါဝါထောက်ပံ့မှု၊ 2 ချန်နယ် 3.3V ပါဝါထောက်ပံ့မှု၊ 3 လမ်းမြေပြင်၊ 34 IOs အပေါက်တို့ပါရှိသည်။ ညTAG အင်တာဖေ့စ် A 10-pin 0.1 လက်မအကွာ စံ JTAG FPGA ပရိုဂရမ် ဒေါင်းလုဒ်နှင့် အမှားရှာပြင်ခြင်းအတွက် ဆိပ်ကမ်းများ။ သော့ 2 သော့; ပြန်လည်သတ်မှတ်ရန်သော့ 1 ခု (အူတိုင်ဘုတ်ပေါ်တွင်) LED မီး 5 အသုံးပြုသူ LEDs (အူတိုင်ဘုတ်တွင် 1 လုံးနှင့် ဖုန်းလိုင်းဘုတ်ပေါ်ရှိ 4 ခု)

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2- AC7200 Core Board မိတ်ဆက်
AC7200 (core board model၊ အောက်ပါအတိုင်း) FPGA core board၊ ၎င်းသည် XILINX ၏ ARTIX-7 စီးရီး 200T AC7200-2FGG484I ကိုအခြေခံထားသည်။ ၎င်းသည် မြန်နှုန်းမြင့်၊ bandwidth နှင့် စွမ်းရည်မြင့်မားသော စွမ်းဆောင်ရည်မြင့် core board တစ်ခုဖြစ်သည်။ မြန်နှုန်းမြင့်ဒေတာဆက်သွယ်ရေး၊ ဗီဒီယိုရုပ်ပုံလုပ်ဆောင်ခြင်း၊ မြန်နှုန်းမြင့်ဒေတာရယူခြင်းစသည်တို့အတွက် သင့်လျော်သည်။
ဤ AC7200 core board သည် MICRON ၏ MT41J256M16HA-125 DDR3 ချစ်ပ်နှစ်ပိုင်းကို အသုံးပြုထားပြီး DDR တစ်ခုစီတွင် 4Gbit စွမ်းရည်ရှိသည်။ DDR ချစ်ပ်နှစ်ခုကို 32-bit ဒေတာဘတ်စ်အကျယ်အဖြစ် ပေါင်းစပ်ထားပြီး FPGA နှင့် DDR3 အကြား ဒေတာဖတ်/ရေးလှိုင်းနှုန်းသည် 25Gb အထိရှိသည်။ ထိုသို့သော configuration သည်မြင့်မားသော bandwidth data processing ၏လိုအပ်ချက်များကိုဖြည့်ဆည်းပေးနိုင်သည်။
AC7200 core board သည် 180V အဆင့်၏ standard IO ports 3.3၊ 15V အဆင့်၏ standard IO ports 1.5 ခုနှင့် GTP high speed RX/TX differential signals 4 တွဲကို ချဲ့ပေးပါသည်။ IO အများအပြားလိုအပ်သောအသုံးပြုသူများအတွက်၊ ဤ core board သည်ကောင်းမွန်သောရွေးချယ်မှုတစ်ခုဖြစ်သည်။ ထို့အပြင်၊ FPGA ချစ်ပ်နှင့် အင်တာဖေ့စကြားရှိလမ်းကြောင်းသည် တူညီသောအလျားနှင့် ကွဲပြားသောလုပ်ဆောင်မှုဖြစ်ပြီး အလယ်တန်းဖွံ့ဖြိုးတိုးတက်မှုအတွက် အလွန်သင့်လျော်သော core board အရွယ်အစားမှာ 45*55 (mm) သာဖြစ်သည်။

www.alinx.com

၄၀,၇၀၀/၃၉,၄၀၀

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ AC7200 Core ဘုတ်အဖွဲ့ (ရှေ့၊ View)

AC7200 Core Board (နောက်ဘက် View)
အပိုင်း 2.1- FPGA Chip
အထက်တွင်ဖော်ပြခဲ့သည့်အတိုင်း၊ ကျွန်ုပ်တို့အသုံးပြုသော FPGA မော်ဒယ်သည် Xilinx ၏ Artix-7200 စီးရီးမှ AC2-484FGG7I ဖြစ်သည်။ မြန်နှုန်းအဆင့်သည် 2 ဖြစ်ပြီး အပူချိန်အဆင့်မှာ စက်မှုအဆင့်ဖြစ်သည်။ ဤမော်ဒယ်သည် 484 pins ပါသော FGG484 အထုပ်ဖြစ်သည်။ Xilinx ARTIX-7 FPGA ချစ်ပ်အမည်ပေးခြင်း စည်းမျဉ်းများသည် အောက်ပါအတိုင်းဖြစ်သည်။

ARTIX-7 စီးရီး၏ သီးခြား Chip မော်ဒယ် အဓိပ္ပာယ်ဖွင့်ဆိုချက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ဘုတ်ပေါ်ရှိ FPGA ချစ်ပ်စ် FPGA ချစ်ပ် AC7200 ၏ အဓိက ကန့်သတ်ချက်များမှာ အောက်ပါအတိုင်းဖြစ်သည်။

Logic Cells လို့ အမည်ပေးလိုက်ပါ။
Slices CLB flip-flops RAMkb DSP ချပ်များကို ပိတ်ဆို့ခြင်း။
PCIe Gen2 XADC
GTP Transceiver မြန်နှုန်းအဆင့်
အပူချိန်အဆင့်

တိကျသော ဘောင်များ 215360 33650 269200 13140 740 1
1 XADC၊12bit၊ 1Mbps AD 4 GTP6.6Gb/s အမြင့်ဆုံး -2 စက်မှု

FPGA ပါဝါထောက်ပံ့မှုစနစ် Artix-7 FPGA ပါဝါထောက်ပံ့မှုများမှာ V၊ CCINT V၊ CCBRAM V၊ CCAUX VCCO၊ VMGTAVCC နှင့် V တို့ဖြစ်သည်။ MGTAVTT VCCINT သည် 1.0V နှင့် ချိတ်ဆက်ရန်လိုအပ်သည့် FPGA core power supply pin ဖြစ်သည်။ VCCBRAM သည် FPGA ဘလောက် RAM ၏ ပါဝါထောက်ပံ့ရေးပင်နံပါတ်ဖြစ်ပြီး 1.0V သို့ ချိတ်ဆက်ပါ။ VCCAUX သည် FPGA auxiliary power supply pin ဖြစ်ပြီး 1.8V ချိတ်ဆက်ပါ။ VCCO သည် voltage ၏

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
BANK0၊ BANK13~16၊ BANK34~35 အပါအဝင် FPGA ဘဏ်တစ်ခုစီ။ AC7200 FPGA core board တွင် BANK34 နှင့် BANK35 သည် DDR3 နှင့် ချိတ်ဆက်ရန်လိုအပ်သည်၊ voltagဘဏ်၏ e connection သည် 1.5V ဖြစ်ပြီး voltagအခြားဘဏ်များ၏ e သည် 3.3V ဖြစ်သည်။ BANK15 နှင့် BANK16 ၏ VCCO ကို LDO မှ ပံ့ပိုးထားပြီး LDO ချစ်ပ်ကို အစားထိုးခြင်းဖြင့် ပြောင်းလဲနိုင်သည်။ VMGTAVCC သည် ထောက်ပံ့ရေး voltag1.0V သို့ ချိတ်ဆက်ထားသော FPGA အတွင်းပိုင်း GTP transceiver ၏ e၊ VMGTAVTT သည် ရပ်စဲမှု voltag1.2V သို့ချိတ်ဆက်ထားသော GTP transceiver ၏ e။
Artix-7 FPGA စနစ်သည် power-up sequence ကို VCCINT၊ ထို့နောက် VCCBRAM၊ ထို့နောက် VCCAUX နှင့် နောက်ဆုံးတွင် VCCO မှ ပါဝါပေးရန်လိုအပ်သည်။ VCCINT နှင့် VCCBRAM တွင် တူညီသော voltage၊ ၎င်းတို့ကို တစ်ချိန်တည်းတွင် ပါဝါဖွင့်နိုင်သည်။ အမိန့်အာဏာ outages သည် ပြောင်းပြန်ဖြစ်သည်။ GTP transceiver ၏ power-up sequence သည် VCCINT၊ ထို့နောက် VMGTAVCC၊ ထို့နောက် VMGTAVTT ဖြစ်သည်။ VCCINT နှင့် VMGTAVCC တွင် တူညီသော voltage၊ ၎င်းတို့ကို တစ်ချိန်တည်းတွင် ပါဝါဖွင့်နိုင်သည်။ power-off sequence သည် power-on sequence နှင့် ဆန့်ကျင်ဘက်ဖြစ်သည်။
အပိုင်း 2.2- Active Differential Crystal
AC7200 core board တွင် Sitime active differential crystals နှစ်ခု တပ်ဆင်ထားပြီး၊ တစ်ခုသည် 200MHz၊ မော်ဒယ်မှာ SiT9102-200.00MHz ဖြစ်ပြီး FPGA အတွက် စနစ်ပင်မနာရီဖြစ်ပြီး DDR3 ထိန်းချုပ်မှုနာရီကို ထုတ်လုပ်ရန် အသုံးပြုပါသည်။ အခြားတစ်ခုသည် 125MHz၊ မော်ဒယ်မှာ SiT9102 -125MHz၊ GTP transceivers အတွက် ရည်ညွှန်းနာရီ ထည့်သွင်းမှုဖြစ်သည်။
အပိုင်း 2.3: 200Mhz Active Differential နာရီ
ပုံ 1-3 တွင် G1 သည် ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့စနစ်နာရီရင်းမြစ်ကိုပံ့ပိုးပေးသည့် 200M တက်ကြွသောကွဲပြားသောပုံဆောင်ခဲဖြစ်သည်။ ပုံဆောင်ခဲအထွက်အား FPGA ၏ BANK34 ကမ္ဘာ့နာရီပင်နံပါတ် MRCC (R4 နှင့် T4) နှင့် ချိတ်ဆက်ထားသည်။ ဤ 200Mhz ကွဲပြားသည့်နာရီကို FPGA တွင် အသုံးပြုသူ၏ ယုတ္တိဗေဒကို မောင်းနှင်ရန် အသုံးပြုနိုင်သည်။ အသုံးပြုသူများသည် မတူညီသောကြိမ်နှုန်းများ၏နာရီများကိုထုတ်လုပ်ရန်အတွက် FPGA အတွင်းရှိ PLLs နှင့် DCM များကို configure လုပ်နိုင်ပါသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

200Mhz Active Differential Crystal Schematic

Core Board ရှိ 200Mhz Active Differential Crystal

200Mhz ကွဲပြားသော နာရီပင်ထိုး တာဝန်
အချက်ပြအမည် SYS_CLK_P SYS_CLK_N

FPGA PIN R4 T4

အပိုင်း 2.4: 148.5Mhz Active Differential Crystal
G2 သည် FPGA အတွင်းရှိ GTP module သို့ ပေးထားသော ရည်ညွှန်းထည့်သွင်းမှုနာရီဖြစ်သည့် 148.5Mhz တက်ကြွသောကွဲပြားသည့်ပုံဆောင်ခဲဖြစ်သည်။ ပုံဆောင်ခဲအထွက်အား FPGA ၏ GTP BANK216 နာရီ pins MGTREFCLK0P (F6) နှင့် MGTREFCLK0N (E6) တို့နှင့် ချိတ်ဆက်ထားသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

148.5Mhz Active Differential Crystal Schematic

Core Board ရှိ 1148.5Mhz Active Differential Crystal

125Mhz ကွဲပြားသော နာရီပင်ထိုး တာဝန်

ကွန်ယက်အမည်

FPGA ပင်နံပါတ်

MGT_CLK0_P

F6

MGT_CLK0_N

E6

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

အပိုင်း 2.5- DDR3 DRAM

FPGA core board AC7200 တွင် Micron 4Gbit (512MB) DDR3 ချစ်ပ်နှစ်ခု၊ မော်ဒယ် MT41J256M16HA-125 (MT41K256M16HA-125) ဖြင့် တပ်ဆင်ထားပါသည်။ DDR3 SDRAM တွင် အမြင့်ဆုံးလည်ပတ်နှုန်းမှာ 800MHz (ဒေတာနှုန်း 1600Mbps) ရှိသည်။ DDR3 မှတ်ဉာဏ်စနစ်သည် FPGA ၏ BANK 34 နှင့် BANK35 ၏ မမ်မိုရီအင်တာဖေ့စ်သို့ တိုက်ရိုက်ချိတ်ဆက်ထားသည်။ DDR3 SDRAM ၏ သီးခြားဖွဲ့စည်းပုံအား ဇယား 4-1 တွင် ပြထားသည်။

ဘစ်နံပါတ် U5၊U6

Chip မော်ဒယ် MT41J256M16HA-125

စွမ်းရည် 256M x 16bit

စက်ရုံ Micron

DDR3 SDRAM ဖွဲ့စည်းမှု

DDR3 ၏ ဟာ့ဒ်ဝဲဒီဇိုင်းသည် signal ခိုင်မာမှုကို တင်းကျပ်စွာ ထည့်သွင်းစဉ်းစားရန် လိုအပ်သည်။ DDR3 ၏ မြန်နှုန်းမြင့်ပြီး တည်ငြိမ်သော လည်ပတ်မှုကို သေချာစေရန် ဆားကစ်ဒီဇိုင်းနှင့် PCB ဒီဇိုင်းတွင် ကိုက်ညီသော ခုခံအား/တာမီနယ် ခံနိုင်ရည်၊ ခြေရာကောက်မှု ထိန်းချုပ်မှုနှင့် ခြေရာခံအလျား ထိန်းချုပ်မှုတို့ကို အပြည့်အဝ ထည့်သွင်းစဉ်းစားထားပါသည်။

DDR3 DRAM ဇယား

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

Core Board ရှိ DDR3

DDR3 DRAM ပင်နံပါတ် တာဝန်-

ကွန်ယက်အမည်

FPGA PIN အမည်

DDR3_DQS0_P

IO_L3P_T0_DQS_AD5P_35

DDR3_DQS0_N DDR3_DQS1_P DDR3_DQS1_N DDR3_DQS2_P DDR3_DQS2_N DDR3_DQS3_P DDR3_DQS3_N
DDR3_DQ[0] DDR3_DQ [1] DDR3_DQ [2] DDR3_DQ [3] DDR3_DQ [4] DDR3_DQ [5]

IO_L3N_T0_DQS_AD5N_35 IO_L9P_T1_DQS_AD7P_35 IO_L9N_T1_DQS_AD7N_35
IO_L15P_T2_DQS_35 IO_L15N_T2_DQS_35 IO_L21P_T3_DQS_35 IO_L21N_T3_DQS_35 IO_L2P_T0_AD12P_35 IO_L5P_T0_AD13P_35 IO_L1N_T0_AD4N_35
IO_L6P_T0_35 IO_L2N_T0_AD12N_35 IO_L5N_T0_AD13N_35

www.alinx.com

FPGA P/N E1 D1 K2 J2 M1 L1 P5 P4 C2 G1 A1 F3 B2 F1
၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

DDR3_DQ [6]

IO_L1P_T0_AD4P_35

B1

DDR3_DQ [7]

IO_L4P_T0_35

E2

DDR3_DQ [8]

IO_L11P_T1_SRCC_35

H3

DDR3_DQ [9]

IO_L11N_T1_SRCC_35

G3

DDR3_DQ [10]

IO_L8P_T1_AD14P_35

H2

DDR3_DQ [11]

IO_L10N_T1_AD15N_35

H5

DDR3_DQ [12]

IO_L7N_T1_AD6N_35

J1

DDR3_DQ [13]

IO_L10P_T1_AD15P_35

J5

DDR3_DQ [14]

IO_L7P_T1_AD6P_35

K1

DDR3_DQ [15]

IO_L12P_T1_MRCC_35

H4

DDR3_DQ [16]

IO_L18N_T2_35

L4

DDR3_DQ [17]

IO_L16P_T2_35

M3

DDR3_DQ [18]

IO_L14P_T2_SRCC_35

L3

DDR3_DQ [19]

IO_L17N_T2_35

J6

DDR3_DQ [20]

IO_L14N_T2_SRCC_35

K3

DDR3_DQ [21]

IO_L17P_T2_35

K6

DDR3_DQ [22]

IO_L13N_T2_MRCC_35

J4

DDR3_DQ [23]

IO_L18P_T2_35

L5

DDR3_DQ [24]

IO_L20N_T3_35

P1

DDR3_DQ [25]

IO_L19P_T3_35

N4

DDR3_DQ [26]

IO_L20P_T3_35

R1

DDR3_DQ [27]

IO_L22N_T3_35

N2

DDR3_DQ [28]

IO_L23P_T3_35

M6

DDR3_DQ [29]

IO_L24N_T3_35

N5

DDR3_DQ [30]

IO_L24P_T3_35

P6

DDR3_DQ [31]

IO_L22P_T3_35

P2

DDR3_DM0

IO_L4N_T0_35

D2

DDR3_DM1

IO_L8N_T1_AD14N_35

G2

DDR3_DM2

IO_L16N_T2_35

M2

DDR3_DM3

IO_L23N_T3_35

M5

DDR3_A[0]

IO_L11N_T1_SRCC_34

AA4

DDR3_A[1]

IO_L8N_T1_34

AB2

DDR3_A[2]

IO_L10P_T1_34

AA5

DDR3_A[3]

IO_L10N_T1_34

AB5

DDR3_A[4]

IO_L7N_T1_34

AB1

DDR3_A[5]

IO_L6P_T0_34

U3

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

DDR3_A[6] DDR3_A[7] DDR3_A[8] DDR3_A[9] DDR3_A[10] DDR3_A[11] DDR3_A[12] DDR3_A[13] DDR3_A[14] DDR3_BA[0] DDR3_BA_BA[1] DDR3_BA_BA[2] DDR3_BA DDR0_CAS DDR3_WE DDR3_ODT DDR3_RESET DDR3_CLK_P DDR3_CLK_N DDR3_CKE

IO_L5P_T0_34 IO_L1P_T0_34 IO_L2N_T0_34 IO_L2P_T0_34 IO_L5N_T0_34 IO_L4P_T0_34 IO_L4N_T0_34 IO_L1N_T0_34 IO_L6N_T0_VREF_34 IO_L9N_T1_DQS_34 IO_L9P_T1_DQS_34 IO_L11P_T1_SRCC_34 IO_L8P_T1_34 IO_L12P_T1_MRCC_34 IO_L12N_T1_MRCC_34 IO_L7P_T1_34 IO_L14N_T2_SRCC_34 IO_L15P_T2_DQS_34 IO_L3P_T0_DQS_34 IO_L3N_T0_DQS_34 IO_L14P_T2_SRCC_34

W1 T1 V2 U2 Y1 W2 Y2 U1 V3 AA3 Y3 Y4 AB3 V4 W4 AA1 U5 W6 R3 R2 T5

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

အပိုင်း 2.6- QSPI Flash

FPGA core board AC7200 တွင် 128MBit QSPI FLASH တစ်ခု တပ်ဆင်ထားပြီး မော်ဒယ်မှာ W25Q256FVEI ဖြစ်ပြီး 3.3V CMOS vol ကို အသုံးပြုထားသည်။tage စံ။ QSPI FLASH ၏ မတည်ငြိမ်သော သဘောသဘာဝကြောင့်၊ ၎င်းအား စနစ်၏ boot image ကို သိမ်းဆည်းရန်အတွက် စနစ်အတွက် boot device အဖြစ် အသုံးပြုနိုင်ပါသည်။ ဤပုံများတွင် အဓိကအားဖြင့် FPGA bit ပါဝင်သည်။ files၊ ARM အပလီကေးရှင်းကုဒ်၊ ပင်မအပလီကေးရှင်းကုဒ်နှင့် အခြားအသုံးပြုသူဒေတာ file၎။ QSPI FLASH ၏ တိကျသော မော်ဒယ်များနှင့် ဆက်စပ်ဘောင်များကို ပြသထားသည်။

ရာထူး U8

မော်ဒယ် N25Q128

စွမ်းရည် 128M Bit

စက်ရုံ Numonyx

QSPI FLASH သတ်မှတ်ချက်
QSPI FLASH သည် FPGA ချစ်ပ်၏ BANK0 နှင့် BANK14 ၏ သီးခြားပင်နံပါတ်များနှင့် ချိတ်ဆက်ထားသည်။ နာရီပင်နံပါတ်ကို BANK0 ၏ CCLK0 နှင့် ချိတ်ဆက်ထားပြီး အခြားဒေတာနှင့် ချစ်ပ်ရွေးချယ်ထားသော အချက်ပြမှုများကို BANK00 ၏ D03~D14 နှင့် FCS ပင်နံပါတ်များ အသီးသီးချိတ်ဆက်ထားသည်။ QSPI Flash ၏ ဟာ့ဒ်ဝဲချိတ်ဆက်မှုကို ပြသသည်။

QSPI Flash Schematic QSPI Flash pin တာဝန်များ-

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

အသားတင်အမည် QSPI_CLK QSPI_CS QSPI_DQ0 QSPI_DQ1 QSPI_DQ2 QSPI_DQ3

FPGA PIN အမည် CCLK_0
IO_L6P_T0_FCS_B_14 IO_L1P_T0_D00_MOSI_14 IO_L1N_T0_D01_DIN_14
IO_L2P_T0_D02_14 IO_L2N_T0_D03_14

FPGA P/N L12 T19 P22 R22 P21 R21

Core Board တွင် QSPI

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.7- Core Board ရှိ LED မီး
AC3 FPGA core board တွင် အနီရောင် LED မီး 7200 လုံး ရှိပြီး တစ်ခုမှာ ပါဝါအချက်ပြမီး (PWR)၊ တစ်ခုသည် configuration LED light (DONE) ဖြစ်ပြီး တစ်ခုမှာ အသုံးပြုသူ LED မီးဖြစ်သည်။ အူတိုင်ဘုတ်အား ပါဝါဖွင့်သောအခါ၊ ပါဝါညွှန်ပြချက်သည် လင်းလာလိမ့်မည်။ FPGA ကို configure လုပ်သောအခါ၊ configuration LED သည်လင်းလာလိမ့်မည်။ အသုံးပြုသူ LED မီးသည် BANK34 ၏ IO နှင့် ချိတ်ဆက်ထားပြီး၊ သုံးစွဲသူသည် ပရိုဂရမ်ဖြင့် အလင်းအဖွင့်အပိတ်ကို ထိန်းချုပ်နိုင်သည်။ IO voltage အသုံးပြုသူ LED နှင့်ချိတ်ဆက်ထားသည် မြင့်မားသည်၊ အသုံးပြုသူ LED ကိုပိတ်ထားသည်။ connection IO မှာ vol နဲtage နိမ့်နေပါက အသုံးပြုသူ LED လင်းနေပါမည်။ LED light hardware ချိတ်ဆက်မှု၏ schematic diagram ကို ပြထားသည်-

core board ပေါ်တွင် LED မီးများ Schematic

Core Board ပေါ်တွင် LED မီးများ အသုံးပြုသူ LEDs Pin Assignment

အချက်ပြအမည် LED1

FPGA ပင်နံပါတ်အမည် IO_L15N_T2_DQS_34

FPGA ပင်နံပါတ် W5

ဖော်ပြချက် User LED

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.8- Reset ခလုတ်
AC7200 FPGA core board တွင် reset ခလုတ်တစ်ခုရှိသည်။ ပြန်လည်သတ်မှတ်ခြင်းခလုတ်သည် FPGA ချစ်ပ်၏ BANK34 ၏ ပုံမှန် IO နှင့် ချိတ်ဆက်ထားသည်။ အသုံးပြုသူသည် FPGA ပရိုဂရမ်ကို အစပြုရန် ဤပြန်လည်သတ်မှတ်ခလုတ်ကို အသုံးပြုနိုင်သည်။ ဒီဇိုင်းတွင် ခလုတ်ကို နှိပ်လိုက်သောအခါ signal voltagIO သို့ e ထည့်သွင်းမှု နည်းပါးပြီး ပြန်လည်သတ်မှတ်မှု အချက်ပြမှုသည် မှန်ကန်ပါသည်။ ခလုတ်မနှိပ်သောအခါ၊ IO သို့ signal input သည်မြင့်မားသည်။ ပြန်လည်သတ်မှတ်ရန်ခလုတ်ချိတ်ဆက်မှု၏ သရုပ်ဖော်ပုံပုံစံကို ပြထားသည်-

Reset Button Schematic

Core Board Reset ခလုတ်တွင် ပင်နံပါတ်တာဝန်ကို ပြန်လည်သတ်မှတ်ရန် ခလုတ်

အချက်ပြအမည် RESET_N

ZYNQ ပင်အမည် IO_L17N_T2_34

ZYNQ ပင်နံပါတ် T6

FPGA စနစ်ပြန်လည်သတ်မှတ်ခြင်း ဖော်ပြချက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.9: JTAG အင်တာဖေ့စ်
ဂျေTAG test socket J1 ကို J အတွက် AC7200 core board တွင် သိမ်းဆည်းထားသည်။TAG core board ကို တစ်ယောက်တည်းအသုံးပြုသည့်အခါ ဒေါင်းလုဒ်လုပ်ပြီး အမှားရှာပါ။ ပုံသည် J ၏ schematic အပိုင်းဖြစ်သည်။TAG TMS၊ TDI၊ TDO၊ TCK ပါ၀င်သော ဆိပ်ကမ်း။ , GND, +3.3V ဤခြောက်ခုအချက်ပြမှုများ။

JTAG Interface Schematic The JTAG AC1 FPGA core board ရှိ interface J7200 သည် 6-pin 2.54mm pitch single-row test hole ကိုအသုံးပြုသည်။ J ကိုအသုံးပြုရန်လိုအပ်ပါက၊TAG core board တွင်အမှားရှာရန်ချိတ်ဆက်ခြင်း၊ 6-pin single-row pin header ကို ဂဟေဆော်ရန် လိုအပ်သည်။ J ကိုပြသသည်။TAG AC1 FPGA core ဘုတ်ပေါ်ရှိ J7200 ကြားခံ
JTAG Core Board ရှိ အင်တာဖေ့စ်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.10- Core Board ရှိ ပါဝါအင်တာဖေ့စ်
AC7200 FPGA core board တစ်ခုတည်းအလုပ်လုပ်စေရန်အတွက် core board ကို 2PIN power interface (J3) ဖြင့် သိမ်းဆည်းထားသည်။ အသုံးပြုသူသည် 2PIN ပါဝါအင်တာဖေ့စ် (J3) မှတဆင့် core board သို့ ပါဝါကို ပံ့ပိုးပေးသောအခါ၊ ၎င်းကို သယ်ဆောင်သူဘုတ်အဖွဲ့မှတဆင့် ပါဝါမရရှိနိုင်ပါ။ မဟုတ်ရင် လက်ရှိ ပဋိပက္ခတွေ ဖြစ်လာနိုင်တယ်။
Core Board ပေါ်ရှိ Power Interface

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.11- Board to Board Connectorsများ
core board တွင် board connectors များသို့ မြန်နှုန်းမြင့် board လေးခုရှိသည်။ core board သည် carrier board သို့ချိတ်ဆက်ရန် 80-pin ဘုတ်ကြားချိတ်ဆက်ကိရိယာလေးခုကိုအသုံးပြုသည်။ FPGA ၏ IO ဆိပ်ကမ်းကို ကွဲပြားသောလမ်းကြောင်းဖြင့် ချိတ်ဆက်ထားသည်။ ချိတ်ဆက်ကိရိယာများ၏ ပင်နံပါတ်အကွာအဝေးသည် 0.5 မီလီမီတာဖြစ်ပြီး မြန်နှုန်းမြင့်ဒေတာဆက်သွယ်ရေးအတွက် ကယ်ရီယာဘုတ်ပေါ်ရှိ ချိတ်ဆက်ကိရိယာများကို ဘုတ်သို့ထည့်ပါ။
core board တွင် board connectors များသို့ မြန်နှုန်းမြင့် board လေးခုရှိသည်။ core board သည် carrier board သို့ချိတ်ဆက်ရန် 80-pin ဘုတ်ကြားချိတ်ဆက်ကိရိယာလေးခုကိုအသုံးပြုသည်။ FPGA ၏ IO ဆိပ်ကမ်းကို ကွဲပြားသောလမ်းကြောင်းဖြင့် ချိတ်ဆက်ထားသည်။ ချိတ်ဆက်ကိရိယာများ၏ ပင်နံပါတ်အကွာအဝေးသည် 0.5 မီလီမီတာဖြစ်ပြီး မြန်နှုန်းမြင့်ဒေတာဆက်သွယ်ရေးအတွက် ကယ်ရီယာဘုတ်ပေါ်ရှိ ချိတ်ဆက်ကိရိယာများကို ဘုတ်သို့ထည့်ပါ။

Board to Board Connectors CON1 ချိတ်ဆက်ရန်အသုံးပြုသည့် 80-pin board to board connectors CON1၊
VCCIN ပါဝါထောက်ပံ့မှု (+5V) နှင့် ဖုန်းလိုင်းဘုတ်ပေါ်တွင် မြေချခြင်းဖြင့် FPGA ၏ ပုံမှန် IO များကို တိုးချဲ့ပါ။ BANK15 ချိတ်ဆက်မှုသည် DDR1 နှင့် ချိတ်ဆက်ထားသောကြောင့် CON34 ၏ 34 pins များကို BANK3 ၏ IO port နှင့် ချိတ်ဆက်ထားကြောင်း ဤနေရာတွင် သတိပြုသင့်သည်။ ထို့ကြောင့် voltagဤ BANK34 ၏ IO အားလုံး၏ e စံနှုန်းသည် 1.5V ဖြစ်သည်။ Board Connectors CON1 သို့ Board Assignment ကို ပင်ထိုးပါ။

CON1 ပင် PIN1 PIN3 PIN5 PIN7 PIN9

အချက်ပြအမည်
VCCIN VCCIN VCCIN VCCIN GND

FPGA Pin Voltage အဆင့်

–

+5V

–

+5V

–

+5V

–

+5V

–

မြေပြင်

CON1 ပင် PIN2 PIN4 PIN6 PIN8 PIN10

အချက်ပြအမည်
VCCIN VCCIN VCCIN VCCIN
GND

FPGA Pin Voltage အဆင့်

–

+5V

–

+5V

–

+5V

–

+5V

–

မြေပြင်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PINXNUMX PINXNUMX

NC NC NC NC NC GND B13_L5_P B13_L5_N B13_L7_P B13_L7_P GND B13_L3_P B13_L3_N B34_L23_P B34_L23_N GND B34_L18_N B34_L18_P B34_L19_P N XADC_VP NC NC GND B34_L19_N B16_L1_P B16_L1_N B16_L4_P GND B16_L4_N

Y13 AA14 AB11 AB12 AA13 AB13 Y8 Y7 AA6 Y6 V7 W7 M9 L10 F14 F13 E14 E13 D15

Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 1.5V 1.5V Ground 1.5V 1.5V 1.5V 1.5V Ground ADC ADC Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V

PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PINXNUMX PINXNUMX

NC NC B13_L4_P B13_L4_N GND B13_L1_P B13_L1_N B13_L2_P B13_L2_N GND B13_L6_P B13_L6_N B34_L20_P B34_L20_N GND B34B21_L_34 L21_N GND NC B34_L22 B34_L22_P B34_L25_N GND NC NC NC NC NC GND NC

AA15 AB15 Y16 AA16 AB16 AB17 W14 Y14 AB7 AB6 V8 V9 AA8 AB8 –

3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 1.5V 1.5V Ground 1.5V 1.5V 1.5V 1.5V Ground

U7

1.5V

W9

1.5V

Y9

1.5V

–

မြေပြင်

–

–

–

–

–

–

–

–

–

မြေပြင်

–

–

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

Board to Board Connectors CON2 80-pin အမျိုးသမီး ချိတ်ဆက်မှု ခေါင်းစီး CON2 ကို ပုံမှန် သက်တမ်းတိုးရန်အတွက် အသုံးပြုသည်
BANK13 ၏ IO နှင့် FPGA ၏ BANK14 ။ voltagဘဏ်နှစ်ခုလုံး၏ e စံနှုန်းများမှာ 3.3V ဖြစ်သည်။ Board Connectors CON2 သို့ Board Assignment ကို ပင်ထိုးပါ။

CON1 ပင်နံပါတ်

အချက်ပြအမည်

PIN1 B13_L16_P

PIN3 B13_L16_N

PIN5 B13_L15_P

PIN7 B13_L15_N

ပင်နံပါတ် ၁

GND

PIN11 B13_L13_P

PIN13 B13_L13_N

PIN15 B13_L12_P

PIN17 B13_L12_N

ပင်နံပါတ် ၁

GND

PIN21 B13_L11_P

PIN23 B13_L11_N

PIN25 B13_L10_P

PIN27 B13_L10_N

ပင်နံပါတ် ၁

GND

PIN31 B13_L9_N

PIN33 B13_L9_P

PIN35 B13_L8_N

PIN37 B13_L8_P

ပင်နံပါတ် ၁

GND

PIN41 B14_L11_N

PIN43 B14_L11_P

PIN45 B14_L14_N

PIN47 B14_L14_P

FPGA Pin W15 W16 T14 T15 V13 V14 W11 W12 Y11 Y12 V10 W10 AA11 AA10 AB10 AA9 V20 U20 V19 V18

ထယ်၊tage Level 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V

CON1 ပင် PIN2 PIN4 PIN6 PIN8 PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48

အချက်ပြအမည်
B14_L16_P B14_L16_N B13_L14_P B13_L14_N
GND B14_L10_P B14_L10_N B14_L8_N B14_L8_P
GND B14_L15_N B14_L15_P B14_L17_P B14_L17_N
GND B14_L6_N B13_IO0 B14_L7_N B14_L7_P
GND B14_L4_P B14_L4_N B14_L9_P B14_L9_N

FPGA Pin Voltage

အဆင့်

V17

3.3V

W17

3.3V

U15

3.3V

V15

3.3V

–

မြေပြင်

AB21

3.3V

AB22

3.3V

AA21

3.3V

AA20

3.3V

–

မြေပြင်

AB20

3.3V

AA19

3.3V

AA18

3.3V

AB18

3.3V

–

မြေပြင်

T20

3.3V

Y17

3.3V

W22

3.3V

W21

3.3V

–

မြေပြင်

T21

3.3V

U21

3.3V

Y21

3.3V

Y22

3.3V

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79

GND B14_L5_N B14_L5_P B14_L18_N B14_L18_P
GND B13_L17_P B13_L17_N B14_L21_N B14_L21_P
GND B14_L22_P B14_L22_N B14_L24_N B14_L24_P
B14_IO0

R19 P19 U18 U17
T16 U16 P17 N17
P15 R16 R17 P16 P20

Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V 3.3V

PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80

GND B14_L12_N B14_L12_P B14_L13_N B14_L13_P
GND B14_L3_N B14_L3_P B14_L20_N B14_L20_P
GND B14_L19_N B14_L19_P B14_L23_P B14_L23_N B14_IO25

W20 W19 Y19 Y18
V22 U22 T18 R18
R14 P14 N13 N14 N15

မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V 3.3V

Board to Board Connectors CON3 80-pin connector CON3 ကို ပုံမှန် IO ၏ သက်တမ်းတိုးရန်အတွက် အသုံးပြုသည်
FPGA ၏ BANK15 နှင့် BANK16။ ထို့အပြင် လေးဂျေ၊TAG အချက်ပြမှုများကို CON3 ချိတ်ဆက်ကိရိယာမှတစ်ဆင့် ကယ်ရီယာဘုတ်သို့လည်း ချိတ်ဆက်ထားသည်။ voltagBANK15 နှင့် BANK16 ၏ e စံနှုန်းများကို LDO ချစ်ပ်ဖြင့် ချိန်ညှိနိုင်သည်။ ပုံသေထည့်သွင်းထားသည့် LDO သည် 3.3V ဖြစ်သည်။ အခြားစံအဆင့်များကို ထုတ်လိုပါက၊ ၎င်းကို သင့်လျော်သော LDO ဖြင့် အစားထိုးနိုင်သည်။ Board Connectors CON3 သို့ Board Assignment ကို ပင်ထိုးပါ။

CON1 ပင် PIN1 PIN3 PIN5 PIN7

အချက်ပြအမည်
B15_IO0 B16_IO0 B15_L4_P B15_L4_N

FPGA Pin J16 F15 G17 G18

ထယ်၊tage အဆင့်

CON1 ပင်နံပါတ်

3.3V PIN2

3.3V PIN4

3.3V PIN6

3.3V

ပင်နံပါတ် ၁

အချက်ပြအမည်
B15_IO25 B16_IO25 B16_L21_N B16_L21_P

FPGA Pin Voltage အဆင့်

M17

3.3V

F21

3.3V

A21

3.3V

B21

3.3V

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29 PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71

GND B15_L2_P B15_L2_N B15_L12_P B15_L12_N
GND B15_L11_P B15_L11_N B15_L1_N B15_L1_P
GND B15_L5_P B15_L5_N B15_L3_N B15_L3_P
GND B15_L19_P B15_L19_N B15_L20_P B15_L20_N
GND B15_L14_P B15_L14_N B15_L21_P B15_L21_N
GND B15_L23_P B15_L23_N B15_L22_P B15_L22_N
GND B15_L24_P

G15 G16 J19 H19
J20 J21 G13 H13
J15 H15 H14 J14
K13 K14 M13 L13
L19 L20 K17 J17 L16 K16 L14 L15 M15

မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V

PIN10 PIN12 PIN14 PIN16 PIN18 PIN20 PIN22 PIN24 PIN26 PIN28 PIN30 PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72

GND B16_L23_P B16_L23_N B16_L22_P B16_L22_N
GND B16_L24_P B16_L24_N B15_L8_N B15_L8_P
GND B15_L7_N B15_L7_P B15_L9_P B15_L9_N
GND B15_L15_N B15_L15_P B15_L6_N B15_L6_P
GND B15_L13_N B15_L13_P B15_L10_P B15_L10_N
GND B15_L18_P B15_L18_N B15_L17_N B15_L17_P
GND B15_L16_P

E21 D21 E22 D22
G21 G22 G20 H20
H22 J22 K21 K22
M22 N22 H18 H17
K19 K18 M21 L21
N20 M20 N19 N18
M18

မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
မြေစိုက် 3.3V

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

PIN73 B15_L24_N

M16

3.3V

PIN74 B15_L16_N

L18

3.3V

ပင်နံပါတ် ၁

NC

–

ပင်နံပါတ် ၁

NC

–

PIN77 FPGA_TCK

V12

3.3V

ပင်နံပါတ် ၁

FPGA_TDI

R13

3.3V

PIN79 FPGA_TDO

U13

3.3V

PIN80 FPGA_TMS

T13

3.3V

Board to Board Connectors CON4 80-Pin connector CON4 ကို ပုံမှန် IO နှင့် GTP ကို ​​တိုးချဲ့ရန်အတွက် အသုံးပြုသည်
FPGA BANK16 ၏ မြန်နှုန်းမြင့်ဒေတာနှင့် နာရီအချက်ပြမှုများ။ voltagBANK16 ၏ IO ဆိပ်ကမ်း၏ e စံနှုန်းကို LDO ချစ်ပ်ဖြင့် ချိန်ညှိနိုင်သည်။ ပုံသေထည့်သွင်းထားသည့် LDO သည် 3.3V ဖြစ်သည်။ အသုံးပြုသူက အခြားစံအဆင့်များကို ထုတ်လိုပါက၊ ၎င်းကို သင့်လျော်သော LDO ဖြင့် အစားထိုးနိုင်သည်။ GTP ၏ မြန်နှုန်းမြင့် ဒေတာနှင့် နာရီအချက်ပြမှုများကို core board ပေါ်တွင် တင်းကြပ်စွာ ကွဲပြားစေသည်။ ဒေတာလိုင်းများသည် အလျားတူညီပြီး အချက်ပြဝင်ရောက်စွက်ဖက်ခြင်းကို ကာကွယ်ရန် အချိန်ကာလတစ်ခုတွင် သိမ်းဆည်းထားသည်။ Board Connectors CON4 သို့ Board Assignment ကို ပင်ထိုးပါ။

CON1 ပင် PIN1 PIN3 PIN5 PIN7 PIN9 PIN11 PIN13 PIN15 PIN17 PIN19 PIN21 PIN23 PIN25 PIN27 PIN29

အချက်ပြအမည်
NC NC

FPGA Pin Voltage အဆင့် –
–

CON1 Pin NC NC

NC

–

NC

NC

–

NC

GND NC

–

မြေပြင် PIN10

–

ပင်နံပါတ် ၁

NC

–

ပင်နံပါတ် ၁

GND

–

မြေပြင် PIN16

MGT_TX3_P

D7 ကွဲပြားသော PIN18

MGT_TX3_N

C7 ကွဲပြားသော PIN20

GND

–

မြေပြင် PIN22

MGT_RX3_P D9 ကွဲပြားသော PIN24

MGT_RX3_N

C9 ကွဲပြားသော PIN26

GND

- မြေပြင်

ပင်နံပါတ် ၁

MGT_TX1_P

D5 ကွဲပြားသော PIN30

Signal Name FPGA Pin Voltage

အဆင့်

–

NC

–

NC

–

NC

–

NC

GND

–

မြေပြင်

MGT_TX2_P

B6 ကွဲပြားမှု

MGT_TX2_N

A6 ကွဲပြားမှု

GND

–

မြေပြင်

MGT_RX2_P

B10 ကွဲပြားမှု

MGT_RX2_N

A10 ကွဲပြားမှု

GND

–

မြေပြင်

MGT_TX0_P

B4 ကွဲပြားမှု

MGT_TX0_N

A4 ကွဲပြားမှု

GND

–

မြေပြင်

MGT_RX0_P

B8 ကွဲပြားမှု

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

PIN31 PIN33 PIN35 PIN37 PIN39 PIN41 PIN43 PIN45 PIN47 PIN49 PIN51 PIN53 PIN55 PIN57 PIN59 PIN61 PIN63 PIN65 PIN67 PIN69 PIN71 PIN73 PIN75 PIN77 PIN79 PINXNUMX

MGT_TX1_N GND
MGT_RX1_P MGT_RX1_N
GND B16_L5_P B16_L5_N B16_L7_P B16_L7_N
GND B16_L9_P B16_L9_N B16_L11_P B16_L11_N
GND B16_L13_P B16_L13_N B16_L15_P B16_L15_N
GND B16_L17_P B16_L17_N B16_L19_P B16_L19_N
NC

C5 D11 C11 E16 D16 B15 B16 A15 A16 B17 B18 C18 C19 F18 E18 A18 A19 D20 C20 –

ကွဲပြားသောမြေပြင်
Differential ကွဲပြားမှု
မြေစိုက် 3.3V 3.3V 3.3V 3.3V
Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V Ground 3.3V 3.3V 3.3V 3.3V

PIN32 PIN34 PIN36 PIN38 PIN40 PIN42 PIN44 PIN46 PIN48 PIN50 PIN52 PIN54 PIN56 PIN58 PIN60 PIN62 PIN64 PIN66 PIN68 PIN70 PIN72 PIN74 PIN76 PIN78 PIN80 PINXNUMX

MGT_RX0_N GND
MGT_CLK1_P MGT_CLK1_N
GND B16_L2_P B16_L2_N B16_L3_P B16_L3_N
GND B16_L10_P B16_L10_N B16_L12_P B16_L12_N
GND B16_L14_P B16_L14_N B16_L16_P B16_L16_N
GND B16_L18_P B16_L18_N B16_L20_P B16_L20_N
NC

A8 ကွဲပြားမှု

–

မြေပြင်

F10 ကွဲပြားမှု

E10 ကွဲပြားမှု

–

မြေပြင်

F16

3.3V

E17

3.3V

C14

3.3V

C15

3.3V

–

မြေပြင်

A13

3.3V

A14

3.3V

D17

3.3V

C17

3.3V

–

မြေပြင်

E19

3.3V

D19

3.3V

B20

3.3V

A20

3.3V

–

မြေပြင်

F19

3.3V

F20

3.3V

C22

3.3V

B22

3.3V

–

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 2.12- ပါဝါထောက်ပံ့မှု
AC7200 FPGA core board ကို carrier board မှတဆင့် DC5V ဖြင့် ပါဝါပေးထားပြီး ၎င်းကို တစ်ဦးတည်းအသုံးပြုသည့်အခါ J3 interface ဖြင့် ပါဝါပေးပါသည်။ ပျက်စီးမှုမဖြစ်စေရန် J3 interface နှင့် carrier board တို့ကို တစ်ချိန်တည်းတွင် ပါဝါမပေးမိစေရန် သတိပြုပါ။ ဘုတ်ပေါ်ရှိ ပါဝါထောက်ပံ့မှု ဒီဇိုင်းပုံအား ပြထားသည်။

core board schematic တွင် Power Supply

ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့အား +5V ဖြင့် ပါဝါရှိပြီး +3.3V၊ +1.5V၊ +1.8V၊ +1.0V လေးလမ်းပါ DC/DC ပါဝါထောက်ပံ့ရေး ချစ်ပ် TLV62130RGT လေးခုမှ ပြောင်းလဲထားပါသည်။ output current သည် channel တစ်ခုလျှင် 3A အထိရှိနိုင်သည်။ VCCIO ကို LDOSPX3819M5-3-3 တစ်ခုက ထုတ်လုပ်ပါတယ်။ VCCIO သည် FPGA ၏ BANK15 နှင့် BANK16 တို့အား အဓိကအားဖြင့် ပါဝါပေးပါသည်။ အသုံးပြုသူများသည် BANK15,16 ၏ IO ကို မတူညီသော vol သို့ပြောင်းနိုင်သည်။tag၎င်းတို့၏ LDO ချစ်ပ်ကို အစားထိုးခြင်းဖြင့် e စံနှုန်းများ။ 1.5V သည် VTT နှင့် VREF vol ကိုထုတ်ပေးသည်။tagTI ၏ TPS3 မှတစ်ဆင့် DDR51200 မှ လိုအပ်သည်။ GTP transceiver အတွက် 1.8V ပါဝါထောက်ပံ့မှု MGTAVTT MGTAVCC ကို TI ၏ TPS74801 ချစ်ပ်ဖြင့် ထုတ်လုပ်သည်။ ဓာတ်အားဖြန့်ဖြူးမှုတစ်ခုစီ၏ လုပ်ဆောင်ချက်များကို အောက်ပါဇယားတွင် ပြထားသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

Power Supply +1.0V +1.8V +3.3V +1.5V
VREF၊VTT(+0.75V) MVCCIP(+3.3V) MGTAVTT(+1.2V)
MGTVCCAUX(+1.8V)

လုပ်ဆောင်ချက် FPGA Core Voltage FPGA အရန် voltage၊ Bank74801၊ Bank0 ၏ FPGA ၏ Bank13 နှင့် Bank14 ၏ TPS3 ပါဝါထောက်ပံ့မှု VCCIO၊ QSIP FLASH၊ Clock Crystal DDR34၊ Bank35 နှင့် FPGA ၏ BankXNUMX
FPGA ၏ FPGA GTP Transceiver Bank3 ၏ DDR15 FPGA Bank16၊ Bank216 GTP Transceiver Bank216

Artix-7 FPGA ၏ ပါဝါထောက်ပံ့မှုတွင် ပါဝါဖွင့်ခြင်း အစီအစဉ် လိုအပ်ချက်ရှိသောကြောင့်၊ ဆားကစ်ဒီဇိုင်းတွင်၊ ကျွန်ုပ်တို့သည် ချစ်ပ်၏ ပါဝါလိုအပ်ချက်နှင့်အညီ ဒီဇိုင်းထုတ်ထားပြီး ပါဝါဖွင့်ခြင်းမှာ 1.0V->1.8V->(1.5) ဖြစ်သည်။ V, 3.3V, VCCIO) နှင့် 1.0V-> MGTAVCC -> MGTAVTT, ချစ်ပ်၏ ပုံမှန်လည်ပတ်မှုကို သေချာစေရန် ဆားကစ်ဒီဇိုင်း။

အပိုင်း 2.13- ဖွဲ့စည်းပုံ ပုံကြမ်း

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 3- သယ်ဆောင်ရေးဘုတ်အဖွဲ့

အပိုင်း 3.1- သယ်ဆောင်ရေးဘုတ်အဖွဲ့ မိတ်ဆက်
ယခင်လုပ်ဆောင်ချက် နိဒါန်းမှတဆင့်၊ သင်သည် carrier board အပိုင်း၏ လုပ်ဆောင်ချက်ကို နားလည်နိုင်သည်။
1-ချန်နယ် PCIe x4 မြန်နှုန်းမြင့် ဒေတာ ထုတ်လွှင့်မှု အင်တာဖေ့စ် 2-ချန်နယ် 10/100M/1000M Ethernet RJ-45 အင်တာဖေ့စ် 1-ချန်နယ် HDMI ဗီဒီယို ထည့်သွင်းမှု အင်တာဖေ့စ် 1-ချန်နယ် HDMI ဗီဒီယို အထွက်မျက်နှာပြင် 1-ချန်နယ် USB Uart ဆက်သွယ်ရေး မျက်နှာပြင် 1 SD ကတ်အပေါက် XADA မျက်နှာပြင် EEPROM 2-ချန်နယ် 40-pin ချဲ့ထွင်မှု အပေါက်များ JTAG အမှားရှာပြင်ခြင်း အင်တာဖေ့စ် 2 လွတ်လပ်သောသော့များ 4 အသုံးပြုသူ LED မီးများ

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

အပိုင်း 3.2- Gigabit Ethernet Interface

AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့သည် အသုံးပြုသူများအား ချန်နယ် 2 လိုင်းဖြင့် ပံ့ပိုးပေးသည်။

Mirel KSZ9031RNX မှတဆင့် Gigabit ကွန်ရက်ဆက်သွယ်ရေးဝန်ဆောင်မှု

အီသာနက် PHY ချစ်ပ်။ KSZ9031RNX ချစ်ပ်သည် 10/100/1000 Mbps ထောက်ပံ့ပေးသည်။

ကွန်ရက်ထုတ်လွှင့်မှုနှုန်းသည် GMII မှတဆင့် FPGA နှင့် ဆက်သွယ်သည်။

ကြားခံ။ KSZ9031RNX သည် MDI/MDX လိုက်လျောညီထွေဖြစ်အောင်၊ အမျိုးမျိုးသောအမြန်နှုန်းကိုထောက်ပံ့ပေးသည်။

လိုက်လျောညီထွေဖြစ်အောင်၊ Master/Slave လိုက်လျောညီထွေဖြစ်အောင်နှင့် PHY အတွက် MDIO ဘတ်စ်ကားအတွက် ပံ့ပိုးမှု

စာရင်းသွင်းစီမံခန့်ခွဲမှု။

KSZ9031RNX သည် အချို့သော သီးခြား IO များ၏ အဆင့်အခြေအနေကို သိရှိနိုင်မည်ဖြစ်သည်။

ပါဝါဖွင့်ပြီးနောက် ၎င်းတို့၏ အလုပ်မုဒ်ကို ဆုံးဖြတ်ပါ။ ဇယား ၃-၁-၁ တွင် ဖော်ပြထားပါသည်။

GPHY ချစ်ပ်ကို ပါဝါဖွင့်ပြီးနောက် မူလသတ်မှတ်မှုအချက်အလက်။

ဖွဲ့စည်းမှု ပင်ထိုး ညွှန်ကြားချက်များ

ဖွဲ့စည်းမှုတန်ဖိုး

PHYAD[2:0] CLK125_EN
SELRGV AN[1:0] RX နှောင့်နှေး TX နှောင့်နှေးမှု

MDIO/MDC မုဒ် PHY လိပ်စာ 3.3V၊ 2.5V၊ 1.5/1.8V ဗို့tage ရွေးချယ်မှု အလိုအလျောက် ညှိနှိုင်းခြင်း ဖွဲ့စည်းမှု
RX နာရီ 2ns နှောင့်နှေး TX နာရီ 2ns နှောင့်နှေး RGMII သို့မဟုတ် GMII ရွေးချယ်မှု

PHY လိပ်စာ 011 3.3V
(10/100/1000M) သပ္ပါယနှောင့်နှေးနှောင့်နှေး GMII

ဇယား 3-2-1- PHY ချစ်ပ်၏ ပုံသေဖွဲ့စည်းပုံတန်ဖိုး

ကွန်ရက်ကို Gigabit Ethernet နှင့် ချိတ်ဆက်သောအခါ၊ FPGA နှင့် PHY ချစ်ပ် KSZ9031RNX ၏ ဒေတာထုတ်လွှင့်မှုကို GMII ဘတ်စ်ကားမှတစ်ဆင့် ဆက်သွယ်သည်၊၊ ထုတ်လွှင့်မှုနာရီသည် 125Mhz ဖြစ်သည်။ လက်ခံနာရီ E_RXC ကို PHY ချစ်ပ်ဖြင့် ပံ့ပိုးထားပြီး၊ ထုတ်လွှင့်သည့်နာရီ E_GTXC ကို FPGA မှ ပံ့ပိုးထားပြီး ဒေတာမှာ s ဖြစ်သည်။ampနာရီ၏အစွန်းဘက်သို့ ဦး ဆောင်ခဲ့သည်။
ကွန်ရက်ကို 100M Ethernet နှင့် ချိတ်ဆက်သောအခါ၊ FPGA နှင့် PHY ချစ်ပ် KSZ9031RNX ၏ဒေတာထုတ်လွှင့်မှုကို GMII ဘတ်စ်ကားမှတစ်ဆင့် ဆက်သွယ်သည်၊၊ ထုတ်လွှင့်မှုနာရီသည် 25Mhz ဖြစ်သည်။ လက်ခံနာရီ E_RXC ကို PHY ချစ်ပ်ဖြင့် ပံ့ပိုးထားပြီး၊ ထုတ်လွှင့်သည့်နာရီ E_GTXC ကို FPGA မှ ပံ့ပိုးထားပြီး ဒေတာသည်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ ၎ampနာရီ၏အစွန်းဘက်သို့ ဦး ဆောင်ခဲ့သည်။
ပုံ 3-2-1- Gigabit Ethernet Interface Schematic

ပုံ 3-3-2- Carrier ဘုတ်ရှိ Gigabit Ethernet မျက်နှာပြင်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

Gigabit Ethernet Chip PHY1 pin assignments များမှာ အောက်ပါအတိုင်းဖြစ်သည်။

Signal Name E1_GTXC E1_TXD0 E1_TXD1 E1_TXD2 E1_TXD3 E1_TXEN E1_RXC E1_RXD0 E1_RXD1 E1_RXD2 E1_RXD3 E1_RXDV E1_MDC E1_MDIO E1_RESET

FPGA ပင်နံပါတ် E18 C20 D20 A19 A18 F18 B17 A16 B18 C18 C19 A15 B16 B15 D16

PHY1 RGMII transmit clock ၏ ဖော်ပြချက်
PHY1 ဒေတာပေးပို့ခြင်း bit0 PHY1 ဒေတာပေးပို့ခြင်း bit1 PHY1 ဒေတာပေးပို့ခြင်း bit2 PHY1 ဒေတာပေးပို့ခြင်း bit3 PHY1 ပို့လွှတ်ခြင်း Signal ကိုဖွင့်ပါ PHY1 RGMII လက်ခံနာရီ PHY1 ဒေတာလက်ခံခြင်း Bit0 PHY1 ဒေတာလက်ခံခြင်း Bit1 PHY1 ဒေတာလက်ခံခြင်း Bit2 PHY1 ဒေတာလက်ခံခြင်း Bit3 PHY1 PHY1 ဒေတာလက်ခံခြင်း စီမံခန့်ခွဲမှု မှန်ကန်သောအချက်ပြမှု ဒေ
PHY1 အချက်ပြမှုကို ပြန်လည်သတ်မှတ်ပါ။

Gigabit Ethernet Chip PHY2 pin assignments များမှာ အောက်ပါအတိုင်းဖြစ်သည်။

Signal Name E2_GTXC E2_TXD0 E2_TXD1 E2_TXD2 E2_TXD3 E2_TXEN E2_RXC E2_RXD0 E2_RXD1 E2_RXD2 E2_RXD3 E2_RXDV E2_MDC E2_MDIO E2_RESET

FPGA ပင်နံပါတ် A14 E17 C14 C15 A13 D17 E19 A20 B20 D19 C17 F19 F20 C22 B22

PHY2 RGMII transmit clock ၏ ဖော်ပြချက်
PHY2 ဒေတာပေးပို့ခြင်း bit0 PHY2 ဒေတာပေးပို့ခြင်း bit1 PHY2 ဒေတာပေးပို့ခြင်း bit2 PHY2 ဒေတာပေးပို့ခြင်း bit3 PHY2 ပို့လွှတ်ခြင်း Signal ကိုဖွင့်ပါ PHY2 RGMII လက်ခံနာရီ PHY2 ဒေတာလက်ခံခြင်း Bit0 PHY2 ဒေတာလက်ခံခြင်း Bit1 PHY2 ဒေတာလက်ခံခြင်း Bit2 PHY2 ဒေတာလက်ခံခြင်း Bit3 PHY2 PHY2 ဒေတာလက်ခံခြင်း စီမံခန့်ခွဲမှု မှန်ကန်သောအချက်ပြမှု ဒေ
PHY2 အချက်ပြမှုကို ပြန်လည်သတ်မှတ်ပါ။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 3.3- PCIe x4 အင်တာဖေ့စ်
AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့သည် စက်မှုအဆင့်မြင့်ဒေတာလွှဲပြောင်းခြင်း PCIe x4 မျက်နှာပြင်ကို ပံ့ပိုးပေးသည်။ PCIE ကတ် အင်တာဖေ့စ်သည် စံ PCIe ကတ်လျှပ်စစ်ဆိုင်ရာ သတ်မှတ်ချက်များနှင့် ကိုက်ညီပြီး ပုံမှန် PC ၏ x4 PCIe အပေါက်တွင် တိုက်ရိုက်အသုံးပြုနိုင်ပါသည်။
PCIe အင်တာဖေ့စ်၏ ထုတ်လွှင့်ခြင်းနှင့် လက်ခံခြင်းအချက်ပြမှုများကို FPGA ၏ GTP transceiver နှင့် တိုက်ရိုက်ချိတ်ဆက်ထားသည်။ TX နှင့် RX အချက်ပြမှုများ၏ ချန်နယ်လေးခုကို ကွဲပြားသောအချက်ပြမှုများဖြင့် FPGA နှင့် ချိတ်ဆက်ထားပြီး ချန်နယ်တစ်ခုချင်းဆက်သွယ်မှုနှုန်းသည် 5G ဘစ်ဘစ်ဘန်းအထိရှိနိုင်ပါသည်။ PCIe ရည်ညွှန်းနာရီကို 7203Mhz ရည်ညွှန်းနာရီကြိမ်နှုန်းဖြင့် AX100 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ထံ ပေးအပ်သည်။
AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့၏ PCIe မျက်နှာပြင်၏ ဒီဇိုင်းပုံစံကို ပုံ 3-3-1 တွင်ပြသထားပြီး TX ထုတ်လွှင့်သည့်အချက်ပြမှုနှင့် ရည်ညွှန်းနာရီ CLK အချက်ပြမှုကို AC တွဲမုဒ်တွင် ချိတ်ဆက်ထားသည်။

ပုံ 3-3-1- PCIex4 ဇယားကွက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 3-3-2- Carrier ဘုတ်ပေါ်ရှိ PCIex4

PCIex4 အင်တာဖေ့စ် ပင်ထိုး တာဝန်-

အချက်ပြအမည်

FPGA ပင်နံပါတ်

PCIE_RX0_P

D11

PCIE_RX0_N

C11

PCIE_RX1_P

B8

PCIE_RX1_N

A8

PCIE_RX2_P

B10

PCIE_RX2_N

A10

PCIE_RX3_P

D9

PCIE_RX3_N

C9

PCIE_TX0_P

D5

PCIE_TX0_N

C5

PCIE_TX1_P

B4

PCIE_TX1_N

A4

PCIE_TX2_P

B6

PCIE_TX2_N

A6

PCIE_TX3_P

D7

PCIE_TX3_N

C7

PCIE_CLK_P

F10

PCIE_CLK_N

E10

ဖော်ပြချက် PCIE Channel 0 Data လက်ခံ Positive PCIE Channel 0 Data လက်ခံ Negative PCIE Channel 1 Data လက်ခံ Positive PCIE Channel 1 Data လက်ခံ Negative PCIE Channel 2 Data လက်ခံ Positive PCIE Channel 2 Data လက်ခံ Negative PCIE Channel 3 Data လက်ခံ Positive PCIE Channel 3 Data လက်ခံ အနုတ် PCIE Channel 0 Data Transmit Positive PCIE Channel 0 Data Transmit Negative PCIE Channel 1 Data Transmit Positive PCIE Channel 1 Data Transmit Negative PCIE Channel 2 Data Transmit Positive PCIE Channel 2 Data Transmit Negative PCIE Channel 3 Data Transmit Positive PCIE Channel 3 Data Transmit Negative
PCIE ရည်ညွှန်းနာရီ Positive PCIE ရည်ညွှန်းနာရီ အနုတ်လက္ခဏာ

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 3.4- HDMI အထွက် အင်တာဖေ့စ်
HDMI အထွက် အင်တာဖေ့စ်၊ Silion Image ၏ SIL9134 HDMI (DVI) ကုဒ်နံပါတ် ချစ်ပ်ကို ရွေးပါ၊ 1080P@60Hz အထွက်အထိ ပံ့ပိုးပါ၊ 3D အထွက်ကို ပံ့ပိုးပါ။
SIL9134 ၏ IIC configuration interface ကို FPGA ၏ IO နှင့်လည်း ချိတ်ဆက်ထားသည်။ SIL9134 ကို FPGA ပရိုဂရမ်ဖြင့် ထိန်းချုပ်ထားသည်။ HDMI output interface ၏ ဟာ့ဒ်ဝဲချိတ်ဆက်မှုကို ပုံ 3-4-1 တွင် ပြထားသည်။

ပုံ 3-4-1- HDMI အထွက် ဇယား

ပုံ 3-4-1- ကယ်ရီယာဘုတ်ပေါ်ရှိ HDMI အထွက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

HDMI Input Pin တာဝန်-
အချက်ပြအမည် 9134_nRESET
9134_CLK 9134_HS 9134_VS 9134_DE 9134_D[0] 9134_D[1] 9134_D[2] 9134_D[3] 9134_D[4] 9134_D[5] 9134_D6[9134_7] 9134_D[8] 9134_D[9] 9134_D[ 10] 9134_D[11] 9134_D[12] 9134_D[13] 9134_D[14] 9134_D[15] 9134_D[16] 9134_D[17] 9134_D[18] 9134_D[19] 9134 20] 9134_D[21]

FPGA Pin J19 M13 T15 T14 V13 V14 H14 J14 K13 K14 L13 L19 L20 K17 J17 L16 K16 L14 L15 M15 M16 L18 M18 N18 N19 M20 N20 L21 M21

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 3.5- HDMI ထည့်သွင်းမှု အင်တာဖေ့စ်
HDMI အထွက် အင်တာဖေ့စ်၊ Silion Image ၏ SIL9013 HDMI ဒီကုဒ်ဒါ ချစ်ပ်ကို ရွေးပါ၊ 1080P@60Hz ထည့်သွင်းမှုအထိ ပံ့ပိုးပြီး မတူညီသော ဖော်မတ်များတွင် ဒေတာအထွက်ကို ပံ့ပိုးပေးသည်။
SIL9013 ၏ IIC configuration interface သည် FPGA ၏ IO နှင့် ချိတ်ဆက်ထားသည်။ SIL9013 သည် FPGA ပရိုဂရမ်ဖြင့် ထိန်းချုပ်ထားသည်။ HDMI input interface ၏ ဟာ့ဒ်ဝဲချိတ်ဆက်မှုကို ပုံ 3-5-1 တွင် ပြထားသည်။

ပုံ 3-5-1- HDMI ထည့်သွင်းမှု အစီအစဉ်

ပုံ 3-5-2- ကယ်ရီယာဘုတ်ပေါ်ရှိ HDMI ထည့်သွင်းမှု

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

HDMI Input Pin တာဝန်-
အချက်ပြအမည် 9013_nRESET
9013_CLK 9013_HS 9013_VS 9013_DE 9013_D[0] 9013_D[1] 9013_D[2] 9013_D[3] 9013_D[4] 9013_D[5] 9013_D6[9013_7] 9013_D[8] 9013_D[9] 9013_D[ 10] 9013_D[11] 9013_D[12] 9013_D[13] 9013_D[14] 9013_D[15] 9013_D[16] 9013_D[17] 9013_D[18] 9013_D[19] 9013 20] 9013_D[21]

FPG Pin Number H19 K21 K19 K18 H17 H18 N22 M22 K22 J22 H22 H20 G20 G22 G21 D22 E22 D21 E21 B21 B21 A21 F17 M16 J15 F17 G18 G15 G16 GXNUMX

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အပိုင်း 3.6: SD ကတ်အပေါက်
SD ကတ် (Secure Digital Memory Card) သည် semiconductor flash memory လုပ်ငန်းစဉ်အပေါ် အခြေခံသည့် မန်မိုရီကတ်တစ်ခုဖြစ်သည်။ ၎င်းကို ဂျပန် Panasonic ဦးဆောင်သော အယူအဆဖြင့် 1999 ခုနှစ်တွင် အပြီးသတ်ခဲ့ပြီး United States မှ Toshiba နှင့် SanDisk မှ ပါဝင်သူများသည် ကြီးမားသော သုတေသနနှင့် ဖွံ့ဖြိုးတိုးတက်မှုကို ပြုလုပ်ခဲ့ပါသည်။ 2000 ခုနှစ်တွင် အဆိုပါကုမ္ပဏီများသည် ခိုင်မာသောစာရင်းဝင်ပြီး ရောင်းချသူအများအပြားကို ဆွဲဆောင်နိုင်သည့် SD Association (Secure Digital Association) ကို စတင်ခဲ့သည်။ ၎င်းတို့တွင် IBM၊ Microsoft၊ Motorola၊ NEC၊ Samsung နှင့် အခြားအရာများ ပါဝင်သည်။ ဤထိပ်တန်းထုတ်လုပ်သူများ၏ တွန်းအားပေးမှုကြောင့် SD ကတ်များသည် သုံးစွဲသူဒစ်ဂျစ်တယ်စက်ပစ္စည်းများတွင် အသုံးအများဆုံး မန်မိုရီကတ်ဖြစ်လာသည်။
SD ကတ်သည် အလွန်အသုံးများသော သိုလှောင်မှုကိရိယာတစ်ခုဖြစ်သည်။ တိုးချဲ့ SD ကတ်သည် SPI မုဒ်နှင့် SD မုဒ်ကို ပံ့ပိုးပေးသည်။ သုံးသော SD ကတ်သည် MicroSD ကတ်ဖြစ်သည်။ ဇယားကွက်ပုံ ၃-၆-၁ တွင် ပြထားသည်။

ပုံ 3-6-1- SD ကတ် ဇယားကွက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 3-6-2- ကယ်ရီယာဘုတ်ပေါ်ရှိ SD ကတ်အပေါက်

SD ကတ်အထိုင် ပင်နံပါတ် တာဝန်-
အချက်ပြအမည် SD_CLK SD_CMD SD_CD_N SD_DAT0 SD_DAT1 SD_DAT2 SD_DAT3

SD မုဒ်

FPGA ပင်နံပါတ် AB12 AB11 F14 AA13 AB13 Y13 AA14

အပိုင်း 3.7- USB သို့ Serial Port
AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့တွင် Silicon Labs CP2102GM ၏ USB-UAR ချစ်ပ်ပါရှိသည်။ USB မျက်နှာပြင်သည် MINI USB မျက်နှာပြင်ကို အသုံးပြုသည်။ ၎င်းကို USB ကြိုးဖြင့် အမှတ်စဉ်ဒေတာဆက်သွယ်မှုအတွက် အထက် PC ၏ USB အပေါက်နှင့် ချိတ်ဆက်နိုင်သည်။ USB Uart ဆားကစ်ဒီဇိုင်း၏ ဇယားကွက်ကို ပုံ 3-7-1 တွင် ပြထားသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ ပုံ 3-7-1- USB to serial port schematic

ပုံ 3-7-2- Carrier ဘုတ်ပေါ်ရှိ အမှတ်စဉ်အပေါက်သို့ USB ပေါက်
LED အညွှန်းနှစ်ခု (LED3 နှင့် LED4) ကို အမှတ်စဉ် ပို့တ်အချက်ပြမှုအတွက် သတ်မှတ်ထားပြီး PCB ရှိ Silkscreen သည် TX နှင့် RX ဖြစ်ပြီး အောက်ပါပုံ 3-3-3 တွင်ပြထားသည့်အတိုင်း serial port တွင် data transmission သို့မဟုတ် reception ပါရှိသည်ကို ညွှန်ပြသည်၊၊

ပုံ 3-7-3- Serial Port ဆက်သွယ်ရေး LED အညွှန်းကိန်းများ Schematic

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

USB to serial port pin assignment-
အချက်ပြအမည် UART1_RXD UART1_TXD

FPGA PIN P20 N15

အပိုင်း 3.8- EEPROM 24LC04
AX7013 ဝန်ဆောင်မှုပေးသည့်ဘုတ်တွင် EEPROM၊ မော်ဒယ် 24LC04 ပါ၀င်ပြီး 4Kbit (2*256*8bit) စွမ်းရည်ရှိသည်။ ၎င်းတွင် 256-byte blocks နှစ်ခုပါဝင်ပြီး IIC bus မှတဆင့် ဆက်သွယ်သည်။ onboard EEPROM သည် IIC ဘတ်စ်ကားနှင့် ဆက်သွယ်ပုံကို လေ့လာရန်ဖြစ်သည်။ EEPROM ၏ I2C အချက်ပြမှုသည် FPGA ဘက်ခြမ်းရှိ BANK14 IO အပေါက်နှင့် ချိတ်ဆက်ထားသည်။ အောက်တွင်ပုံ 3-8-1 သည် EEPROM ၏ဒီဇိုင်းကိုပြသထားသည်။

ပုံ 3-8-1- EEPROM ဇယားကွက်

ပုံ 3-8-2- Carrier ဘုတ်ပေါ်ရှိ EEPROM

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

EEPROM Pin Assignment
အသားတင်အမည် EEPROM_I2C_SCL EEPROM_I2C_SDA

FPGA PIN F13 E14

အပိုင်း 3.9- ချဲ့ထွင်မှု ခေါင်းစီး
ဝန်ဆောင်မှုပေးသူဘုတ်အဖွဲ့အား ALINX မော်ဂျူးများ သို့မဟုတ် အသုံးပြုသူမှ ဒီဇိုင်းထုတ်ထားသည့် ပြင်ပပတ်လမ်းကို ချိတ်ဆက်ရန်အတွက် အသုံးပြုသည့် 0.1 လက်မအကွာ စံ 40-pin တိုးချဲ့အပေါက်များ J11 နှင့် J13 နှစ်ခုဖြင့် သိမ်းဆည်းထားသည်။ တိုးချဲ့အပေါက်တွင် အချက်ပြ ၄၀ ပါရှိပြီး ၎င်းတို့အနက် 40-channel 1V ပါဝါထောက်ပံ့မှု၊ 5-channel 2 V ပါဝါထောက်ပံ့မှု၊ 3.3-channle မြေပြင်နှင့် IO 3 ခုတို့ဖြစ်သည်။ FPGA မလောင်ကျွမ်းစေရန် IO အား 34V စက်ပစ္စည်းသို့ တိုက်ရိုက်မချိတ်ဆက်ပါနှင့်။ 5V စက်ပစ္စည်းများကို ချိတ်ဆက်လိုပါက၊ အဆင့်ပြောင်းလဲခြင်း ချစ်ပ်ကို ချိတ်ဆက်ရန် လိုအပ်သည်။
FPGA ကို ပြင်ပ vol မှကာကွယ်ရန် 33 ohm resistor သည် expansion port နှင့် FPGA ချိတ်ဆက်မှုကြားတွင် အစီအရီချိတ်ဆက်ထားသည်။tage သို့မဟုတ် လက်ရှိ။ တိုးချဲ့ဆိပ်ကမ်း (J11) ၏ပတ်လမ်းအား ပုံ 3-9-1 တွင် ပြထားသည်။

ပုံ 3-9-1- ချဲ့ထွင်မှု ခေါင်းစီး J11 ဇယားကွက်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
ပုံ 3-9-2 တွင် J4 တိုးချဲ့ဆိပ်ကမ်းကို သယ်ဆောင်သူဘုတ်အဖွဲ့တွင် အသေးစိတ်ဖော်ပြထားသည်။ တိုးချဲ့ဆိပ်ကမ်း၏ Pin1 နှင့် Pin2 ကို ဘုတ်ပေါ်တွင် အမှတ်အသားပြုထားပြီးဖြစ်သည်။

ပုံ 3-9-2- Carrier ဘုတ်ပေါ်ရှိ တိုးချဲ့ခေါင်းစီး J11

J11 Expansion Header Pin Assignment

ပင်နံပါတ်

FPGA ပင်နံပါတ်

ပင်နံပါတ်

FPGA ပင်နံပါတ်

1

GND

2

+5V

3

P16

4

R17

5

R16

6

P15

7

N17

8

P17

9

U16

10

T16

11

U17

12

U18

13

P19

14

R19

15

V18

16

V19

17

U20

18

V20

19

AA9

20

AB10

21

AA10

22

AA11

23

W10

24

V10

25

Y12

26

Y11

27

W12

28

W11

29

AA15

30

AB15

31

Y16

32

AA16

33

AB16

34

AB17

35

W14

36

Y14

37

GND

38

GND

39

+3.3V

40

+3.3V

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 3-9-3- ချဲ့ထွင်မှု ခေါင်းစီး J13 ဇယားကွက်
ပုံ 3-9-4 တွင် J13 တိုးချဲ့ဆိပ်ကမ်းကို သယ်ဆောင်သူဘုတ်အဖွဲ့တွင် အသေးစိတ်ဖော်ပြထားသည်။ တိုးချဲ့ဆိပ်ကမ်း၏ Pin1 နှင့် Pin2 ကို ဘုတ်ပေါ်တွင် အမှတ်အသားပြုထားပြီးဖြစ်သည်။

ပုံ 3-9-4- ကယ်ရီယာဘုတ်ပေါ်ရှိ တိုးချဲ့ခေါင်းစီး J13

J13 Expansion Header Pin Assignment

ပင်နံပါတ်

FPGA ပင်နံပါတ်

1

GND

3

W16

5

V17

7

U15

ပင်နံပါတ် ၄ ၂၃ ၂၄ ၁၇

FPGA Pin +5V W15 W17 V15

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

9

AB21

10

AB22

11

AA21

12

AA20

13

AB20

14

AA19

15

AA18

16

AB18

17

T20

18

Y17

19

W22

20

W21

21

T21

22

U21

23

Y21

24

Y22

25

W20

26

W19

27

Y19

28

Y18

29

V22

30

U22

31

T18

32

R18

33

R14

34

P14

35

N13

36

N14

37

GND

38

GND

39

+3.3V

40

+3.3V

အပိုင်း 3.10: JTAG အင်တာဖေ့စ်
AJTAG FPGA ပရိုဂရမ်များ သို့မဟုတ် firmware ကို FLASH သို့ဒေါင်းလုဒ်လုပ်ရန်အတွက် AX7203 FPGA ဝန်ဆောင်မှုပေးသည့်ဘုတ်ပေါ်တွင် မျက်နှာပြင်ကို သီးသန့်ထားသည်။ ပူပြင်းသော ပလပ်ပေါက်ကြောင့် ဖြစ်ပေါ်လာသော FPGA ချစ်ပ်များ ပျက်စီးမှုကို ကာကွယ်ရန်အတွက် အကာအကွယ်ဒိုင်အိုဒကို J တွင် ထည့်သွင်းထားသည်။TAG signal ကိုသေချာစေရန် voltage သည် FPGA ချစ်ပ်၏ ပျက်စီးမှုကို ရှောင်ရှားရန် FPGA မှ လက်ခံထားသော အကွာအဝေးအတွင်း၌ ရှိနေသည်။

ပုံ 3-10-1: JTAG Interface Schematic

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
ပုံ 3-10-2: JTAG ဖုန်းလိုင်းဘုတ်ပေါ်ရှိ မျက်နှာပြင်
J မှာ hot swap မလုပ်မိအောင် သတိထားပါ။TAG ကြိုးကို ပလပ်တပ်ပြီး ပလပ်ဖြုတ်ထားသည်။
အပိုင်း 3.11- XADC အင်တာဖေ့စ် (ပုံသေအားဖြင့် ထည့်သွင်းမထားပါ)
The AX7203 carrier board has an extended XADC connector interface, and the connector uses a 2×8 0.1inch pitch double-row pin. The XADC interface extends three pairs of ADC differential input interfaces to the 12-Bit 1Msps analog-to-digital converter of the FPGA. One pair of differential interfaces is connected to the dedicated differential analog input channel VP/VN of the FPGA, and the other two pairs are differentially connected to the auxiliary analog input channels (analog channel 0 and analog channel 9). Figure 3-11-1 shows an anti-aliasing filter designed for three differential XADC inputs.

Figure 3-11-1: Anti-Aliasing filter Schematic

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 3-11-2- XADC Connector Schematic

ပုံ 3-11-3- Carrier ဘုတ်ပေါ်ရှိ XADC ချိတ်ဆက်ကိရိယာ

XADC Pin Assignment

XADC အင်တာဖေ့စ်

FPGA Pin ထည့်သွင်းခြင်း။ ampလွ

ဖော်ပြချက်

၁၃၀၀ ၇၆၉ ၆၈၈

VP_0 : L10 VN_0 : M9 AD9P : J15 AD9N : H15 AD0P : H13 AD0N : G13

အထွတ်အထိပ်သို့ 1V FPGA သီးသန့် XADC ထည့်သွင်းချန်နယ်

Peak to peak 1V Peak to peak 1V

FPGA-assisted XADC အဝင်လိုင်း 9 (ပုံမှန် IO အဖြစ်သုံးနိုင်သည်)
FPGA-assisted XADC အဝင်လိုင်း 0 (ပုံမှန် IO အဖြစ်သုံးနိုင်သည်)

အပိုင်း 3.12- သော့များ
AX7203 FPGA ဝန်ဆောင်မှုပေးသည့်ဘုတ်တွင် အသုံးပြုသူကီးများ KEY1~KEY2 နှစ်ခုပါရှိသည်။ သော့များအားလုံးသည် FPGA ၏ ပုံမှန် IO နှင့် ချိတ်ဆက်ထားသည်။ အဓိကက တက်ကြွမှုနည်းတယ်။ သော့ကို နှိပ်လိုက်တဲ့အခါ IO input voltagFPGA ၏ e သည် နည်းသည်။ သော့ကိုမနှိပ်သည့်အခါ IO input voltagFPGA ၏ e သည် မြင့်မားသည်။ သော့အစိတ်အပိုင်း၏ပတ်လမ်းအား ပုံ 3-12-1 တွင်ပြသထားသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ

ပုံ 3-12-1- အဓိက Schematic

ပုံ 3-13-2- ကယ်ရီယာဘုတ်ပေါ်ရှိ သော့နှစ်ချောင်း

Pin Assignment သော့များ
အသားတင်အမည် KEY1 KEY2

FPGA PIN J21 E13

အပိုင်း 3.13- LED မီး
AX7203 FPGA carrier board တွင် အနီရောင် LED ခုနစ်လုံးရှိပြီး တစ်လုံးမှာ ပါဝါညွှန်ပြချက် (PWR) ဖြစ်ပြီး နှစ်ခုမှာ USB Uart ဒေတာလက်ခံခြင်းနှင့် ထုတ်လွှင့်ခြင်းဆိုင်ရာ ညွှန်ကိန်းများဖြစ်ပြီး လေးခုမှာ အသုံးပြုသူများ LED မီးများ (LED1~LED4) ဖြစ်သည်။ ဘုတ်ကို ပါဝါဖွင့်ထားသောအခါ ပါဝါအချက်ပြမှု လင်းလာပါမည်။ အသုံးပြုသူ LED1~LED4 သည် FPGA ၏ ပုံမှန် IO နှင့် ချိတ်ဆက်ထားသည်။ IO voltage အသုံးပြုသူ LED နှင့် ချိတ်ဆက်ထားပြီး အဆင့်နိမ့်သတ်မှတ်ထားပြီး အသုံးပြုသူ LED မီးလင်းသည်။ IO နဲ့ ချိတ်ဆက်တဲ့အခါ voltage ကို မြင့်မားသောအဆင့်အဖြစ် ပြင်ဆင်သတ်မှတ်ထားပြီး၊ အသုံးပြုသူ LED သည် ငြိမ်းသွားမည်ဖြစ်သည်။ ဟိ

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
အသုံးပြုသူ LEDs ဟာ့ဒ်ဝဲချိတ်ဆက်မှု၏ schematic diagram ကို ပုံ 3-13-1 တွင် ပြထားသည်။

ပုံ 3-13-1- အသုံးပြုသူ LEDs ဇယား

ပုံ 3-13-2- Carrier ဘုတ်ပေါ်ရှိ အသုံးပြုသူ LED များ

အသုံးပြုသူ LED မီးများ၏ တာဝန်ကို ပင်ထိုးပါ။
အချက်ပြအမည် LED1 LED2 LED3 LED4

FPGA PIN B13 C13 D14 D15

အပိုင်း 3.14- ပါဝါထောက်ပံ့မှု
ပါဝါထည့်သွင်းမှု voltagAX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၏ e သည် DC12V ဖြစ်သည်။ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့သည် PCIe မျက်နှာပြင်မှပါဝါကိုလည်းထောက်ပံ့ပေးပြီး ATX ကိုယ်ထည်ပါဝါထောက်ပံ့မှု (12V) မှ တိုက်ရိုက်ပါဝါထောက်ပံ့မှုကို ပံ့ပိုးပေးသည်။

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ
ပုံ 3-14-1- AX7203 FPGA ဘုတ်အတွက် ပါဝါထောက်ပံ့မှုနည်းလမ်း FPGA ဝန်ဆောင်မှုပေးသူဘုတ်အဖွဲ့သည် +12V ဗို့အားသို့ ပြောင်းလဲပေးသည်tage သို့ +5V၊ +3.3V၊ +1.8V နှင့် +1.2V 4-channel DC/DC ပါဝါထောက်ပံ့ရေး ချစ်ပ် MP1482 မှတဆင့် လေးလမ်းပါ ပါဝါပေးဝေပါသည်။ ထို့အပြင်၊ FPGA carrier board ပေါ်ရှိ +5V ပါဝါထောက်ပံ့မှုသည် AC7100B FPGA core board အား ဘုတ်ကြားချိတ်ဆက်ကိရိယာမှတစ်ဆင့် ပါဝါထောက်ပံ့သည်။ ချဲ့ထွင်ခြင်းဆိုင်ရာ ပါဝါထောက်ပံ့မှုဒီဇိုင်းကို ပုံ 3-14-2 တွင် ပြထားသည်။

ပုံ 3-14-2- ကယ်ရီယာဘုတ်ပေါ်ရှိ ပါဝါထောက်ပံ့မှု အစီအစဉ်

www.alinx.com

၁၀/

ARTIX-7 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ AX7203 အသုံးပြုသူလက်စွဲ ပုံ 3-14-3- ဖုန်းလိုင်းဘုတ်ပေါ်ရှိ ပါဝါထောက်ပံ့ရေးပတ်လမ်း

www.alinx.com

၁၀/

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

ALINX AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ [pdf] အသုံးပြုသူလက်စွဲ AX7203 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ AX7203၊ FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ ဘုတ်အဖွဲ့

ကိုးကား

• အသုံးပြုသူလက်စွဲ