ALINX AC7Z020 ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့

ထုတ်ကုန်အချက်အလက်

ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့သည် ZYNQ7 စီးရီး၏တစ်စိတ်တစ်ပိုင်းဖြစ်သည့် XC100Z1-400CLG7000I ချစ်ပ်ကိုပါ ၀ င်သည့်ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တစ်ခုဖြစ်သည်။ ၎င်းတွင် နာရီအမြန်နှုန်း 9MHz၊ 800KB on-chip RAM နှင့် ARM dual-core CortexA256-based အက်ပ်ပရိုဆက်ဆာ ပါရှိသည်။ ဘုတ်တွင် Gigabit NIC ပံ့ပိုးမှု နှစ်ခု၊ USB16 OTG အင်တာဖေ့စ် နှစ်ခု၊ CAN32B ဘတ်စ်ကား အင်တာဖေ့စ် နှစ်ခု၊ SD ကတ် နှစ်ခု၊ SDIO၊ MMC တွဲဖက်သုံးနိုင်သော ထိန်းချုပ်ကိရိယာများ၊ 2 SPIs၊ 3 UARTs၊ 2.0 I2.0C အင်တာဖေ့စ်များနှင့် 2bit GPIO အတွဲ 2 တွဲတို့ ပါဝင်သည်။ ဘုတ်တွင် Micron ၏ MT2K2M4TW-32 DDR7 ချစ်ပ်နှစ်ခုကို အသုံးပြုထားသည့် core board (AC010Z41) ရှိပြီး ပေါင်းစပ်စွမ်းရည် 128MB နှင့် 16-bit ဒေတာဘတ်စ်အကျယ်ရှိသည်။ ဘုတ်တွင်အသုံးပြုသူ LED များ၊ အသုံးပြုသူသော့များ၊ တိုးချဲ့ခေါင်းစီး၊ J လည်းပါရှိသည်။TAG debug port နှင့် power supply။

ထုတ်ကုန်အသုံးပြုမှု ညွှန်ကြားချက်များ

ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ကို အသုံးပြုရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. ပါဝါထောက်ပံ့မှုကို ဘုတ်သို့ ချိတ်ဆက်ပါ။
2. USB ကြိုးဖြင့် ဘုတ်ကို သင့်ကွန်ပျူတာသို့ ချိတ်ဆက်ပါ။
3. သင့်ကွန်ပြူတာတွင် ဘုတ်အတွက် လိုအပ်သော Driver များကို ထည့်သွင်းပါ။
4. သင့်ဆော့ဖ်ဝဲဖွံ့ဖြိုးတိုးတက်ရေးပတ်ဝန်းကျင်ကိုဖွင့်ပြီး ပရောဂျက်အသစ်တစ်ခုကို ဖန်တီးပါ။
5. ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့ကို အသုံးပြုရန် သင့်ပရောဂျက်ဆက်တင်များကို ပြင်ဆင်ပါ။
6. သင့်ကုဒ်ကိုရေးပြီး စုစည်းပါ။
7. စုစည်းထားသောကုဒ်ကို J ကို အသုံးပြု၍ ဘုတ်သို့ အပ်လုဒ်လုပ်ပါ။TAG အမှားရှာပြင်ဆိပ်ကမ်း။
8. ဘုတ်ပေါ်တွင် သင်၏ကုဒ်ကို စမ်းသပ်ပါ။

မှတ်ချက် - ဘုတ်၏အင်္ဂါရပ်များနှင့် အသုံးပြုမှုဆိုင်ရာ အသေးစိတ်အချက်အလက်များအတွက် အသုံးပြုသူလက်စွဲကို ကိုးကားပါ။

ဗားရှင်းမှတ်တမ်း

ဗားရှင်း	ရက်စွဲ	ထုတ်ဝေသည်။	ဖော်ပြချက်
ဗျာ ၂.၁	၇၃၆-၇၈၄-၆၀၉၄	Rachel Zhou	ပထမဆုံး ဖြန့်ချိသည်။

AC7Z010 core ဘုတ်

AC7Z010 core board နိဒါန်း

• AC7Z010 (core board model၊ အောက်ဖော်ပြပါအတိုင်း) FPGA core board၊ ZYNQ ချစ်ပ်သည် XILINX ကုမ္ပဏီ ZYNQ7 စီးရီး၏ XC010Z1-400CLG7000I ကိုအခြေခံထားသည်။ ZYNQ ချစ်ပ်၏ PS စနစ်သည် ARM CortexTM-A9 ပရိုဆက်ဆာနှစ်ခု၊ AMBA® အပြန်အလှန်ချိတ်ဆက်မှုများ၊ အတွင်းမှတ်ဉာဏ်၊ ပြင်ပမှတ်ဉာဏ်ကြားခံများနှင့် အရံပစ္စည်းများကို ပေါင်းစပ်ထားသည်။ ZYNQ ချစ်ပ်၏ FPGA တွင် ပရိုဂရမ်လုပ်နိုင်သော ယုတ္တိဗေဒဆဲလ်များ၊ DSP နှင့် အတွင်းပိုင်း RAM များစွာပါရှိသည်။
• ဤအမာခံဘုတ်သည် Micron ၏ MT41K128M16TW-107 DDR3 ချစ်ပ်နှစ်ခုကို အသုံးပြုထားပြီး တစ်ခုစီတွင် 256MB စွမ်းရည်ရှိသည်။ DDR ချစ်ပ်နှစ်ခုသည် 32-bit ဒေတာဘတ်စ်အကျယ်အဖြစ် ပေါင်းစပ်ကာ ZYNQ နှင့် DDR3 အကြား ဒေတာဖတ်ခြင်းနှင့်ရေးခြင်း၏ နာရီကြိမ်နှုန်းသည် 533Mhz အထိ၊ ဤဖွဲ့စည်းပုံသည် စနစ်၏ bandwidth မြင့်မားသော data processing ၏ လိုအပ်ချက်များကို ဖြည့်ဆည်းပေးနိုင်သည်။
• carrier board နှင့် ချိတ်ဆက်ရန်အတွက်၊ ဤ core board ၏ board-to-board connector နှစ်ခုကို PS ဘက်ရှိ USB အပေါက်များ၊ Gigabit Ethernet interfaces၊ SD card slot နှင့် အခြားကျန်ရှိသော MIO ports (48) ဖြင့် တိုးချဲ့ထားပါသည်။ BANK100 (AC13Z7 အတွက်သာ)၊ PL ဘက်ရှိ BAN010 နှင့် BANK34 ၏ IO အပေါက် (35) အားလုံးနီးပါး၊ မတူညီသောအဆင့်အင်တာဖေ့စ်များအတွက် အသုံးပြုသူများ၏လိုအပ်ချက်များနှင့်ကိုက်ညီရန် ဘဏ်လီယာဘုတ်မှတစ်ဆင့် IO အဆင့်များကို ပံ့ပိုးပေးနိုင်ပါသည်။ IO အများအပြားလိုအပ်သောအသုံးပြုသူများအတွက်၊ ဤ core board သည်ကောင်းမွန်သောရွေးချယ်မှုတစ်ခုဖြစ်သည်။ IO ချိတ်ဆက်မှုအပိုင်း၊ ZYNQ ချစ်ပ်သည် တူညီသောအလျားနှင့် ကွဲပြားသည့်လုပ်ဆောင်မှုကြားရှိ အင်တာဖေ့စ်ဆီသို့၊ အလယ်တန်းဖွံ့ဖြိုးတိုးတက်မှုအတွက် အလွန်သင့်လျော်သော 34 * 35 (မီလီမီတာ) သာဖြစ်သည်။

ZYNQ ချစ်ပ်

FPGA core board AC7Z010 သည် Xilinx ၏ Zynq7000 စီးရီးချစ်ပ်၊ module XC7Z010-1CLG400I ကိုအသုံးပြုသည်။ ချစ်ပ်၏ PS စနစ်သည် ARM Cortex™-A9 ပရိုဆက်ဆာနှစ်ခု၊ AMBA® အပြန်အလှန်ချိတ်ဆက်မှုများ၊ အတွင်းမှတ်ဉာဏ်၊ ပြင်ပမှတ်ဉာဏ်ကြားခံများနှင့် အရံပစ္စည်းများကို ပေါင်းစပ်ထားသည်။ ဤအရံပစ္စည်းများတွင် အဓိကအားဖြင့် USB ဘတ်စ်ကားအင်တာဖေ့စ်၊ Ethernet အင်တာဖေ့စ်၊ SD/SDIO အင်တာဖေ့စ်၊ I2C ဘတ်စ်ကားအင်တာဖေ့စ်၊ CAN ဘတ်စ်ကားအင်တာဖေ့စ်၊ UART အင်တာဖေ့စ်၊ GPIO စသည်တို့ပါဝင်သည်။ PS သည် လွတ်လပ်စွာလည်ပတ်နိုင်ပြီး ပါဝါဖွင့်ခြင်း သို့မဟုတ် ပြန်လည်သတ်မှတ်ခြင်းဖြင့် စတင်နိုင်သည်။ ပုံ 2-2-1 တွင် ZYNQ7000 Chip ၏ Overall Block Diagram ကို အသေးစိတ်ဖော်ပြထားသည်။

PS စနစ်အပိုင်း၏ အဓိက ကန့်သတ်ချက်များမှာ အောက်ပါအတိုင်းဖြစ်သည်။

• ARM dual-core CortexA9 အခြေပြု အက်ပ်ပရိုဆက်ဆာ၊ ARM-v7 ဗိသုကာ၊ 800MHz အထိ
• CPU တစ်ခုလျှင် 32KB အဆင့် 1 ညွှန်ကြားချက်နှင့် ဒေတာ cache၊ 512KB အဆင့် 2 cache 2 CPU မျှဝေမှုများ
• On-chip boot ROM နှင့် 256KB on-chip RAM
• ပြင်ပသိုလှောင်မှုအင်တာဖေ့စ်၊ 16/32 ဘစ် DDR2၊ DDR3 မျက်နှာပြင်ကို ပံ့ပိုးပေးသည်။
• Gigabit NIC ပံ့ပိုးမှု နှစ်ခု- ကွဲပြားသော စုစည်းမှု DMA၊ GMII၊ RGMII၊ SGMII မျက်နှာပြင်
• USB2.0 OTG အင်တာဖေ့စ်နှစ်ခု၊ တစ်ခုစီသည် node 12 ခုအထိ ပံ့ပိုးပေးသည်။
• CAN2.0B ဘတ်စ်ကား အင်တာဖေ့စ်နှစ်ခု
• SD ကတ်နှစ်ခု၊ SDIO၊ MMC တွဲဖက်အသုံးပြုနိုင်သော ထိန်းချုပ်ကိရိယာများ
• SPI 2 ခု၊ UART 2 ခု၊ I2C အင်တာဖေ့စ် 2 ခု
• 4bit GPIO အတွဲ ၄ တွဲ၊ PS စနစ် IO အဖြစ် 32 (54 + 32)၊ PL သို့ ချိတ်ဆက်ထားသော 22၊
• PS နှင့် PS မှ PL အတွင်း မြန်နှုန်းမြင့် ချိတ်ဆက်မှု

PL logic အပိုင်း၏ အဓိက ကန့်သတ်ချက်များမှာ အောက်ပါအတိုင်း ဖြစ်သည်။

• လော့ဂျစ်ဆဲလ်များ- 28K
• Look-up-tables (LUTs): 17600
• Flip-flops 35,200
• 18x25MACCs: 80
• Block RAM : 240KB
• on-chip vol အတွက် AD converters နှစ်ခုtage၊ အပူချိန်အာရုံခံခြင်းနှင့် ပြင်ပကွဲပြားမှုထည့်သွင်းခြင်းချန်နယ် 17 ခုအထိ၊ 1MBPS
• XC7Z100-1CLG400I ချစ်ပ်အမြန်နှုန်းအဆင့်သည် -1၊ စက်မှုအဆင့်၊ ပက်ကေ့ဂျ်သည် BGA400၊ pin pitch သည် 0.8mm ဖြစ်ပြီး ZYNQ7000 စီးရီး၏ သီးခြားချစ်ပ်မော်ဒယ်အဓိပ္ပါယ်ဖွင့်ဆိုချက်ကို ပုံ 2-2-2 တွင် ပြထားသည်။

DDR3 DRAM

• FPGA core board AC7Z010 တွင် Micron DDR3 SDRAM ချစ်ပ်နှစ်ခု (စုစုပေါင်း 1GB) ၊ မော်ဒယ် MT41K128M16TW-107 ( Hynix နှင့် တွဲဖက်အသုံးပြုနိုင်သည် ။
• H5TQ2G63AFR-PBI)။ DDR3 SDRAM ၏ စုစုပေါင်းဘတ်စ်အကျယ်သည် 32bit ဖြစ်သည်။ DDR3 SDRAM သည် အမြင့်ဆုံးအမြန်နှုန်း 533MHz (ဒေတာနှုန်း 1066Mbps) ဖြင့် လုပ်ဆောင်သည်။ DDR3 မမ်မိုရီစနစ်သည် ZYNQ လုပ်ငန်းစဉ်စနစ် (PS) ၏ BANK 502 ၏ မမ်မိုရီမျက်နှာပြင်နှင့် တိုက်ရိုက်ချိတ်ဆက်ထားသည်။ DDR3 SDRAM ၏ သီးခြားဖွဲ့စည်းပုံအား အောက်ပါဇယား 2-3-1 တွင် ပြထားသည်-

ဘစ်နံပါတ်	Chip မော်ဒယ်	စွမ်းရည်	စက်ရုံ
U8၊U9	MT41K128M16TW-107	256M x 16bit ဖြစ်ပါတယ်။	မိုက်ခရို

ဇယား 2-3-1- DDR3 SDRAM ဖွဲ့စည်းမှု

DDR3 ၏ ဟာ့ဒ်ဝဲဒီဇိုင်းသည် signal ခိုင်မာမှုကို တင်းကျပ်စွာ ထည့်သွင်းစဉ်းစားရန် လိုအပ်သည်။ DDR3 ၏ မြန်နှုန်းမြင့်ပြီး တည်ငြိမ်သော လည်ပတ်မှုကို သေချာစေရန် ဆားကစ်ဒီဇိုင်းနှင့် PCB ဒီဇိုင်းတွင် ကိုက်ညီသော ခုခံအား/တာမီနယ် ခံနိုင်ရည်၊ ခြေရာကောက်မှု ထိန်းချုပ်မှုနှင့် ခြေရာခံအလျား ထိန်းချုပ်မှုတို့ကို အပြည့်အဝ ထည့်သွင်းစဉ်းစားထားပါသည်။

DDR3 DRAM ပင်နံပါတ် တာဝန်-

အချက်ပြအမည်	ZYNQ ပင်အမည်	ZYNQ ပင်နံပါတ်
DDR3_DQS0_P	PS_DDR_DQS_P0_502	C2
DDR3_DQS0_N	PS_DDR_DQS_N0_502	B2
DDR3_DQS1_P	PS_DDR_DQS_P1_502	G2
DDR3_DQS1_N	PS_DDR_DQS_N1_502	F2
DDR3_DQS2_P	PS_DDR_DQS_P2_502	R2
DDR3_DQS2_N	PS_DDR_DQS_N2_502	T2
DDR3_DQS3_P	PS_DDR_DQS_P3_502	W5
DDR3_DQS4_N	PS_DDR_DQS_N3_502	W4
DDR3_D0	PS_DDR_DQ0_502	C3
DDR3_D1	PS_DDR_DQ1_502	B3
DDR3_D2	PS_DDR_DQ2_502	A2
DDR3_D3	PS_DDR_DQ3_502	A4
DDR3_D4	PS_DDR_DQ4_502	D3
DDR3_D5	PS_DDR_DQ5_502	D1
DDR3_D6	PS_DDR_DQ6_502	C1
DDR3_D7	PS_DDR_DQ7_502	E1
DDR3_D8	PS_DDR_DQ8_502	E2
DDR3_D9	PS_DDR_DQ9_502	E3

DDR3_D10	PS_DDR_DQ10_502	G3
DDR3_D11	PS_DDR_DQ11_502	H3
DDR3_D12	PS_DDR_DQ12_502	J3
DDR3_D13	PS_DDR_DQ13_502	H2
DDR3_D14	PS_DDR_DQ14_502	H1
DDR3_D15	PS_DDR_DQ15_502	J1
DDR3_D16	PS_DDR_DQ16_502	P1
DDR3_D17	PS_DDR_DQ17_502	P3
DDR3_D18	PS_DDR_DQ18_502	R3
DDR3_D19	PS_DDR_DQ19_502	R1
DDR3_D20	PS_DDR_DQ20_502	T4
DDR3_D21	PS_DDR_DQ21_502	U4
DDR3_D22	PS_DDR_DQ22_502	U2
DDR3_D23	PS_DDR_DQ23_502	U3
DDR3_D24	PS_DDR_DQ24_502	V1
DDR3_D25	PS_DDR_DQ25_502	Y3
DDR3_D26	PS_DDR_DQ26_502	W1
DDR3_D27	PS_DDR_DQ27_502	Y4
DDR3_D28	PS_DDR_DQ28_502	Y2
DDR3_D29	PS_DDR_DQ29_502	W3
DDR3_D30	PS_DDR_DQ30_502	V2
DDR3_D31	PS_DDR_DQ31_502	V3
DDR3_DM0	PS_DDR_DM0_502	A1
DDR3_DM1	PS_DDR_DM1_502	F1
DDR3_DM2	PS_DDR_DM2_502	T1
DDR3_DM3	PS_DDR_DM3_502	Y1
DDR3_A0	PS_DDR_A0_502	N2
DDR3_A1	PS_DDR_A1_502	K2
DDR3_A2	PS_DDR_A2_502	M3
DDR3_A3	PS_DDR_A3_502	K3
DDR3_A4	PS_DDR_A4_502	M4
DDR3_A5	PS_DDR_A5_502	L1
DDR3_A6	PS_DDR_A6_502	L4
DDR3_A7	PS_DDR_A7_502	K4
DDR3_A8	PS_DDR_A8_502	K1
DDR3_A9	PS_DDR_A9_502	J4

DDR3_A10	PS_DDR_A10_502	F5
DDR3_A11	PS_DDR_A11_502	G4
DDR3_A12	PS_DDR_A12_502	E4
DDR3_A13	PS_DDR_A13_502	D4
DDR3_A14	PS_DDR_A14_502	F4
DDR3_BA0	PS_DDR_BA0_502	L5
DDR3_BA1	PS_DDR_BA1_502	R4
DDR3_BA2	PS_DDR_BA2_502	J5
DDR3_S0	PS_DDR_CS_B_502	N1
DDR3_RAS	PS_DDR_RAS_B_502	P4
DDR3_CAS	PS_DDR_CAS_B_502	P5
DDR3_WE	PS_DDR_WE_B_502	M5
DDR3_ODT	PS_DDR_ODT_502	N5
DDR3_RESET	PS_DDR_DRST_B_502	B4
DDR3_CLK0_P	PS_DDR_CKP_502	L2
DDR3_CLK0_N	PS_DDR_CKN_502	M2
DDR3_CKE	PS_DDR_CKE_502	N3

QSPI Flash

FPGA core board AC7Z010 တွင် 256MBit Quad-SPI FLASH ချစ်ပ်တစ်ခု တပ်ဆင်ထားပြီး၊ Flash မော်ဒယ်မှာ W25Q256FVEI ဖြစ်ပြီး 3.3V CMOS vol ကို အသုံးပြုထားသည်။tage စံ။ QSPI FLASH ၏ မတည်ငြိမ်သော သဘောသဘာဝကြောင့်၊ ၎င်းအား စနစ်၏ boot image ကို သိမ်းဆည်းရန်အတွက် စနစ်အတွက် boot device အဖြစ် အသုံးပြုနိုင်ပါသည်။ ဤပုံများတွင် အဓိကအားဖြင့် FPGA bit ပါဝင်သည်။ files၊ ARM အက်ပ်ကုဒ်နှင့် အခြားအသုံးပြုသူဒေတာ file၎။ QSPI FLASH ၏ တိကျသော မော်ဒယ်များနှင့် ဆက်စပ်ဘောင်များကို ဇယား 2-4-1 တွင် ပြထားသည်။

ရာထူး	မော်ဒယ်	စွမ်းရည်	စက်ရုံ
U15	W25Q256FVEI	32M Byte	Winbond

ဇယား 2-4-1- QSPI FLASH သတ်မှတ်ချက်
QSPI FLASH သည် ZYNQ ချစ်ပ်၏ PS ကဏ္ဍရှိ BANK500 ၏ GPIO အပေါက်နှင့် ချိတ်ဆက်ထားသည်။ စနစ်ဒီဇိုင်းတွင်၊ ဤ PS port များ၏ GPIO port လုပ်ဆောင်ချက်များကို QSPI FLASH interface အဖြစ် configure လုပ်ရန် လိုအပ်သည်။ ပုံ 2-4-1 သည် schematic တွင် QSPI Flash ကိုပြသသည်။

ချစ်ပ်ပင်တွယ်တာဝန်များကို စီစဉ်သတ်မှတ်ပါ-

အချက်ပြအမည်	ZYNQ ပင်အမည်	ZYNQ ပင်နံပါတ်
QSPI_SCK	PS_MIO6_500	A5
QSPI_CS	PS_MIO1_500	A7
QSPI_D0	PS_MIO2_500	B8
QSPI_D1	PS_MIO3_500	D6
QSPI_D2	PS_MIO4_500	B7
QSPI_D3	PS_MIO5_500	A6

နာရီပုံစံဖွဲ့စည်းမှု

AC7Z010 core board သည် PS စနစ်အတွက် တက်ကြွသောနာရီကို ပံ့ပိုးပေးသောကြောင့် PS စနစ်သည် လွတ်လပ်စွာ အလုပ်လုပ်နိုင်သည်။
PS စနစ်နာရီအရင်းအမြစ်
ZYNQ ချစ်ပ်သည် core board ရှိ X33.333333 ပုံဆောင်ခဲမှတဆင့် PS အပိုင်းအတွက် 1MHz နာရီထည့်သွင်းမှုကို ထောက်ပံ့ပေးသည်။ နာရီထည့်သွင်းမှုသည် ZYNQ ချစ်ပ် BANK500 ၏ PS_CLK_500 pin နှင့် ချိတ်ဆက်ထားသည်။ ၎င်း၏ schematic diagram ကို ပုံ 2-5-1 တွင် ပြထားသည်-

နာရီပင်ထိုးတာဝန်-

အချက်ပြနာမည်	ZYNQ ပင်နံပါတ်
PS_CLK_500	E7

လျှပ်စစ်ဓာတ်အားထုတ်ပေးသောကိရိယာ
ပါဝါထောက်ပံ့မှု voltagAC7Z010 core board ၏ e သည် carrier board ကိုချိတ်ဆက်ခြင်းဖြင့်ပံ့ပိုးပေးသော DC5V ဖြစ်သည်။ ထို့အပြင် BANK34 နှင့် BANK35 ၏ ပါဝါအား ဝန်ဆောင်မှုပေးသည့်ဘုတ်အဖွဲ့မှလည်း ပေးဆောင်ပါသည်။ core board ရှိ power supply design ၏ schematic diagram ကို ပုံ 2-6-1 တွင် ပြထားသည်-

FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့အား + 5V ဖြင့် ပါဝါရှိပြီး DC / DC ပါဝါချစ်ပ်လေးခုမှတစ်ဆင့် + 1.0V၊ + 1.8V၊ + 1.5V၊ + 3.3V သို့ ပြောင်းလဲထားသည်။ +1.0V ၏ output current သည် 6A၊ + 1.8V နှင့် + 1.5V power output current သည် 3A၊ + 3.3V output current သည် 500mA ဖြစ်သည်။ J29 တွင် FPGA BANK4 နှင့် BANK34 တို့အား ပါဝါထောက်ပံ့ရန် ပင်နံပါတ် 35 ချောင်းစီပါရှိသည်။ မူရင်းမှာ 3.3V ဖြစ်သည်။ အသုံးပြုသူများသည် backplane တွင် VCCIO34 နှင့် VCCIO35 ကိုပြောင်းခြင်းဖြင့် BANK34 နှင့် BANK35 ၏ပါဝါကိုပြောင်းလဲနိုင်သည်။ 1.5V သည် VTT နှင့် VREF vol ကိုထုတ်ပေးသည်။tagTI ၏ TPS3 မှတစ်ဆင့် DDR51206 မှ လိုအပ်သည်။ ဓာတ်အားဖြန့်ဖြူးမှုတစ်ခုစီ၏ လုပ်ဆောင်ချက်များကို အောက်ပါဇယားတွင် ပြထားသည်။

လျှပ်စစ်ဓာတ်အားထုတ်ပေးသောကိရိယာ	လုပ်ဆောင်ချက်
+1.0V	ZYNQ PS နှင့် PL အပိုင်း Core Voltage
+1.8V	ZYNQ PS နှင့် PL တစ်စိတ်တစ်ပိုင်း အရန် voltage BANK501 IO voltage
+3.3V	ZYNQ Bank0၊Bank500၊QSIP FLASH နာရီအရည်ကြည်

+1.5V	DDR3၊ ZYNQ Bank501
VREF၊VTT(+0.75V)	DDR3
VCCIO34/35	ဘဏ် ၃၄၊ ဘဏ်၃၅

ZYNQ FPGA ၏ power supply တွင် power-on sequence လိုအပ်ချက်များရှိနေသောကြောင့် circuit design တွင်၊ chip ၏ power လိုအပ်ချက်များအရ ဒီဇိုင်းထုတ်ထားပါသည်။ ချစ်ပ်၏ပုံမှန်လည်ပတ်မှုကိုသေချာစေရန် power-on sequence သည် +1.0V->+1.8V->(+1.5 V, +3.3V, VCCIO) circuit design ဖြစ်သည်။ BANK34 နှင့် BANK35 ၏ အဆင့်စံနှုန်းများကို သယ်ဆောင်သူဘုတ်အဖွဲ့မှ ပံ့ပိုးပေးသော ပါဝါထောက်ပံ့မှုဖြင့် ဆုံးဖြတ်ထားသောကြောင့် အမြင့်ဆုံးမှာ 3.3V ဖြစ်သည်။ core board အတွက် VCCIO34 နှင့် VCCIO35 ပါဝါပေးရန် ကယ်ရီယာဘုတ်ကို ဒီဇိုင်းဆွဲသောအခါ၊ ပါဝါဖွင့်သည့် အစီအစဉ်သည် + 5V ထက် နှေးသည်။

AC7Z010 Core Board အရွယ်အစား Dimension

Board to Board Connectors pin assignment
core board တွင် စုစုပေါင်း မြန်နှုန်းမြင့် expansion port နှစ်ခုရှိသည်။ ၎င်းသည် သယ်ဆောင်သူဘုတ်အဖွဲ့သို့ ချိတ်ဆက်ရန် 120-pin အချင်းချင်း ချိတ်ဆက်ကိရိယာ (J29/J30) ကို အသုံးပြုသည်။ ဘုတ်နှင့်ဘုတ်ချိတ်ဆက်ကိရိယာ၏ PIN အကွာအဝေးသည် 0.5 မီလီမီတာဖြစ်ပြီး ၎င်းတို့တွင် J29 သည် 5V ပါဝါ၊ VCCIO ပါဝါထည့်သွင်းမှု၊ အချို့သော IO အချက်ပြမှုများနှင့် JTAG အချက်ပြမှုများ၊ J30 သည် ကျန်ရှိသော IO အချက်ပြမှုများနှင့် MIO တို့နှင့် ချိတ်ဆက်ထားသည်။ ချိတ်ဆက်ကိရိယာရှိ VCCIO ထည့်သွင်းမှုကို ချိန်ညှိခြင်းဖြင့် BANK34 နှင့် BANK35 ၏ IO အဆင့်ကို ပြောင်းလဲနိုင်ပြီး အမြင့်ဆုံးအဆင့်သည် 3.3V ထက်မပိုပါ။ ကျွန်ုပ်တို့ ဒီဇိုင်းထုတ်ထားသော AX7Z010 သယ်ဆောင်ရေးဘုတ်အဖွဲ့သည် ပုံမှန်အားဖြင့် 3.3V ဖြစ်သည်။ BANK13 ၏ IO မဟုတ်ကြောင်း သတိပြုပါ။

ဘုတ်ချိတ်ဆက်ကိရိယာ J29 သို့ ဘုတ်၏တာဝန်ကို ပင်ထိုးပါ။

J29 Pin	အချက်ပြ  နာမည်	ZYNQ ပင်နံပါတ် နံပါတ်	J29 Pin	အချက်ပြအမည်	ZYNQ ပင်နံပါတ် နံပါတ်
1	VCC5V	–	2	VCC5V	–
3	VCC5V	–	4	VCC5V	–
5	VCC5V	–	6	VCC5V	–
7	VCC5V	–	8	VCC5V	–
9	GND	–	10	GND	–
11	VCCIO_၃၄	–	12	VCCIO_၃၄	–
13	VCCIO_၃၄	–	14	VCCIO_၃၄	–
15	VCCIO_၃၄	–	16	VCCIO_၃၄	–
17	VCCIO_၃၄	–	18	VCCIO_၃၄	–
19	GND	–	20	GND	–
21	IO34_L10P	V15	22	IO34_L7P	Y16
23	IO34_L10N	W15	24	IO34_L7N	Y17
25	IO34_L15N	U20	26	IO34_L17P	Y18
27	IO34_L15P	T20	28	IO34_L17N	Y19
29	GND	–	30	GND	–
31	IO34_L9N	U17	32	IO34_L8P	W14
33	IO34_L9P	T16	34	IO34_L8N	Y14
35	IO34_L12N	U19	36	IO34_L3P	U13
37	IO34_L12P	U18	38	IO34_L3N	V13
39	GND	–	40	GND	–
41	IO34_L14N	P20	42	IO34_L21N	V18
43	IO34_L14P	N20	44	IO34_L21P	V17
45	IO34_L16N	W20	46	IO34_L18P	V16
47	IO34_L16P	V20	48	IO34_L18N	W16
49	GND	–	50	GND	–
51	IO34_L22N	W19	52	IO34_L23P	N17
53	IO34_L22P	W18	54	IO34_L23N	P18
55	IO34_L20N	R18	56	IO34_L13N	P19
57	IO34_L20P	T17	58	IO34_L13P	N18
59	GND	–	60	GND	–

61	IO34_L19N	R17	62	IO34_L11N	U15
63	IO34_L19P	R16	64	IO34_L11P	U14
65	IO34_L24P	P15	66	IO34_L5N	T15
67	IO34_L24N	P16	68	IO34_L5P	T14
69	GND	–	70	GND	–
71	IO34_L4P	V12	72	IO34_L2N	U12
73	IO34_L4N	W13	74	IO34_L2P	T12
75	IO34_L1P	T11	76	IO34_L6N	R14
77	IO34_L1N	T10	78	IO34_L6P	P14
79	GND	–	80	GND	–
81	IO13_L13P	Y7	82	IO13_L21P	V11
83	IO13_L13N	Y6	84	IO13_L21N	V10
85	IO13_L11N	V7	86	IO13_L14N	Y8
87	IO13_L11P	U7	88	IO13_L14P	Y9
89	GND	–	90	GND	–
91	IO13_L19N	U5	92	IO13_L22N	W6
93	IO13_L19P	T5	94	IO13_L22P	V6
95	IO13_L16P	W10	96	IO13_L15P	V8
97	IO13_L16N	W9	98	IO13_L15N	W8
99	GND	–	100	GND	–
101	IO13_L17P	U9	102	IO13_L20P	Y12
103	IO13_L17N	U8	104	IO13_L20N	Y13
105	IO13_L18P	W11	106	IO13_L12N	U10
107	IO13_L18N	Y11	108	IO13_L12P	T9
109	GND	–	110	GND	–
111	FPGA_TCK	F9	112	VP	K9
113	FPGA_TMS	J6	114	VN	L10
115	FPGA_TDO	F6	116	PS_POR_B	C7
117	FPGA_TDI	G6	118	FPGA_DONE	R11

ဘုတ်ချိတ်ဆက်ကိရိယာ J30 သို့ ဘုတ်၏တာဝန်ကို ပင်ထိုးပါ။

J30 Pin	အချက်ပြအမည်	ZYNQ ပင်နံပါတ် နံပါတ်	J30 Pin	အချက်ပြအမည်	ZYNQ ပင်နံပါတ်
1	IO35_L1P	C20	2	IO35_L15N	F20

3	IO35_L1N	B20	4	IO35_L15P	F19
5	IO35_L18N	G20	6	IO35_L5P	E18
7	IO35_L18P	G19	8	IO35_L5N	E19
9	GND	T13	10	GND	T13
11	IO35_L10N	J19	12	IO35_L3N	D18
13	IO35_L10P	၅၉၄၉၀ ကျပ်	14	IO35_L3P	E17
15	IO35_L2N	A20	16	IO35_L4P	D19
17	IO35_L2P	B19	18	IO35_L4N	D20
19	GND	T13	20	GND	T13
21	IO35_L8P	M17	22	IO35_L9N	L20
23	IO35_L8N	M18	24	IO35_L9P	L19
25	IO35_L7P	M19	26	IO35_L6P	F16
27	IO35_L7N	M20	28	IO35_L6N	F17
29	GND	T13	30	GND	T13
31	IO35_L17N	H20	32	IO35_L16N	G18
33	IO35_L17P	J20	34	IO35_L16P	G17
35	IO35_L19N	G15	36	IO35_L13N	H17
37	IO35_L19P	H15	38	IO35_L13P	H16
39	GND	T13	40	GND	T13
41	IO35_L12N	၅၉၄၉၀ ကျပ်	42	IO35_L14N	H18
43	IO35_L12P	၅၉၄၉၀ ကျပ်	44	IO35_L14P	J18
45	IO35_L24N	J16	46	IO35_L20P	၅၉၄၉၀ ကျပ်
47	IO35_L24P	၅၉၄၉၀ ကျပ်	48	IO35_L20N	J14
49	GND	T13	50	GND	T13
51	IO35_L21N	N16	52	IO35_L11P	L16
53	IO35_L21P	N15	54	IO35_L11N	L17
55	IO35_L22N	L15	56	IO35_L23P	M14
57	IO35_L22P	L14	58	IO35_L23N	M15
59	GND	T13	60	GND	T13
61	PS_MIO22	B17	62	PS_MIO50	B13
63	PS_MIO27	D13	64	PS_MIO45	B15
65	PS_MIO23	D11	66	PS_MIO46	D16
67	PS_MIO24	A16	68	PS_MIO41	C17
69	GND	T13	70	GND	T13
71	PS_MIO25	F15	72	PS_MIO7	D8
73	PS_MIO26	A15	74	PS_MIO12	D9

75	PS_MIO21	F14	76	PS_MIO10	E9
77	PS_MIO16	A19	78	PS_MIO11	C6
79	GND	T13	80	GND	T13
81	PS_MIO20	A17	82	PS_MIO9	B5
83	PS_MIO19	D10	84	PS_MIO14	C5
85	PS_MIO18	B18	86	PS_MIO8	D5
87	PS_MIO17	E14	88	PS_MIO0	E6
89	GND	T13	90	GND	T13
91	PS_MIO39	C18	92	PS_MIO13	E8
93	PS_MIO38	E13	94	PS_MIO47	B14
95	PS_MIO37	A10	96	PS_MIO48	B12
97	PS_MIO28	C16	98	PS_MIO49	C12
99	GND	T13	100	GND	T13
101	PS_MIO35	F12	102	PS_MIO52	C10
103	PS_MIO34	A12	104	PS_MIO51	B9
105	PS_MIO33	D15	106	PS_MIO40	D14
107	PS_MIO32	A14	108	PS_MIO44	F13
109	GND	T13	110	GND	T13
111	PS_MIO31	E16	112	PS_MIO15	C8
113	PS_MIO36	A11	114	PS_MIO42	E12
115	PS_MIO29	C13	116	PS_MIO43	A9
117	PS_MIO30	C15	118	PS_MIO53	C11
119	QSPI_D3_PS_MIO5	A6	120	QSPI_D2_PS_MIO4	B7

www.alinx.com

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

ALINX AC7Z020 ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ [pdf] အသုံးပြုသူလက်စွဲ AC7Z020၊ AC7Z020 ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ ZYNQ7000 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့၊ ဘုတ်အဖွဲ့

ကိုးကား

• အသုံးပြုသူလက်စွဲ