Terasic Inc 10mtl Multi Touch LCD Module အသုံးပြုသူလက်စွဲ

သတ်မှတ်ချက်များ-
- ထုတ်ကုန်အမည်- Terasic Multi-touch LCD Module (MTL)
- ထိတွေ့မျက်နှာပြင် အမျိုးအစား- Capacitive
- ပံ့ပိုးမှု- Multi-touch gestures နှင့် single-touch
- မျက်နှာပြင်- 2×20 GPIO ချိတ်ဆက်ကိရိယာ
- လိုက်ဖက်မှု- Terasic FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်များ

ထုတ်ကုန်အသုံးပြုမှု ညွှန်ကြားချက်များ

MTL Kit ကို စနစ်ထည့်သွင်းခြင်း-
- MTL ကိရိယာတွင် နည်းပညာဆိုင်ရာစာရွက်စာတမ်းများ၊ အစိတ်အပိုင်းဒေတာစာရွက်များ၊ သရုပ်ပြမှုများ၊ ဇယားကွက်၊ ကေဘယ်လ်နှင့် အသုံးပြုသူလက်စွဲတို့ ပါဝင်သည်။ အစိတ်အပိုင်းအားလုံး ရနိုင်ကြောင်း သေချာပါစေ။

MTL ကို ပါဝါဖွင့်ခြင်း-
- LCD panel သည် အချို့သောဘုတ်များ ပေးစွမ်းနိုင်သည်ထက် ပါဝါပိုမိုသုံးစွဲသောကြောင့် MTL အတွက် သီးခြားပါဝါ adapter ကို အသုံးပြုပါ။ DE2-115 FPGA ဘုတ်အတွက် ပါဝါ adapter မလိုအပ်ကြောင်း သတိပြုပါ။

Terasic Multi-touch IP အတွက် လိုင်စင်ကို စနစ်ထည့်သွင်းခြင်း-
- Terasic Multi-touch IP အတွက် လိုင်စင်ကို သတ်မှတ်ရန် အောက်ပါအဆင့်များကို လိုက်နာပါ-
- ကိုဖွင့်ပါ။ file license_multi_touch.dat စာသားတည်းဖြတ်ခြင်းဆော့ဖ်ဝဲကို အသုံးပြု.
- ပေးထားသော ညွှန်ကြားချက်များအတိုင်း IP Cores လိုင်စင်အတွက် လိုအပ်သော အကြောင်းအရာကို ထည့်ပါ။
အမြဲမေးလေ့ရှိသောမေးခွန်းများ
- မေး- MTL အတွက် သီးခြားပါဝါ adapter လိုအပ်ပါသလား။
  - A: မှန်ပါသည်၊ LCD panel သည် အချို့သော FPGA ဘုတ်များပေးစွမ်းနိုင်သည်ထက် ပါဝါပိုသုံးသောကြောင့် MTL အတွက် သီးခြားပါဝါ adapter လိုအပ်ပါသည်။
- မေး- MTL ကို မည်သည့် FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့နှင့်မဆို သုံးနိုင်ပါသလား။
  - A: MTL သည် 2×20 GPIO အင်တာဖေ့စ်မှတစ်ဆင့် Terasic FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့များနှင့် တွဲဖက်အသုံးပြုနိုင်သည်။

Terasic Multi-touch LCD Module (MTL) သည် FPGA အပလီကေးရှင်းများအတွက် ရည်ရွယ်ချက်ရှိရှိ ထိတွေ့နိုင်သော ထိတွေ့မျက်နှာပြင်တစ်ခုဖြစ်ပြီး ဘက်စုံလက်ဟန်ခြေဟန်နှင့် တစ်ချက်ထိ ပံ့ပိုးပေးပါသည်။ MTL ရှိ 2×20 GPIO အင်တာဖေ့စ်မှတဆင့် အမျိုးမျိုးသော Terasic FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်များနှင့် ချိတ်ဆက်ရန်အတွက် IDE မှ GPIO (ITG) adapter ပါရှိသော IDE ကေဘယ်လ်ကို အသုံးပြုပါသည်။ ပစ္စည်းအစုံတွင် ePhoto သရုပ်ပြခြင်းနှင့် ပန်းချီရေးဆွဲခြင်း အက်ပ်အတွက် ပြည့်စုံသော ရည်ညွှန်းဒီဇိုင်းများနှင့် အရင်းအမြစ်ကုဒ်များ ပါရှိသည်။ ဤအခန်းတွင် အစုံနှင့်ပတ်သက်သော အဓိကအချက်အလက်များကို ပေးပါသည်။

Package အကြောင်း

MTL kit တွင် အောက်ပါ အကြောင်းအရာများ ပါဝင်သည်။

Multi-touch LCD Module
ITG Adapter ပါသော IDE Cable
MTL စနစ် CD-ROM
5V Power Supply
Silicon Foot လေးခု

စနစ် CD တွင် အစိတ်အပိုင်းဒေတာစာရွက်များ၊ သရုပ်ပြမှုများ၊ ဇယားကွက်များ၊ ကေဘယ်လ်နှင့် အသုံးပြုသူလက်စွဲများ ပါ၀င်သည့် MTL kit ၏ နည်းပညာဆိုင်ရာစာရွက်စာတမ်းများ ပါရှိသည်။
ပုံ ၂-၁ MTL အစုံ၏ အကြောင်းအရာများကို ပြသသည်။

Multi-touch LCD Module
IT Adapter ပါသော IDE Cable
MTL စနစ် CD-ROM
5V Power Supply
Silicon Foot လေးခု

ပုံ ၂-၁ MTL Kit ၏ အကြောင်းအရာများ

MTL အတွက် Power Adapter

ပုံ 1-2 သည် MTL အတွက် power adapter ကို ပြထားသည်။ MTL ရှိ LCD panel သည် အချို့သောဘုတ်များထက် ပါဝါပိုမိုသုံးစွဲသောကြောင့် MTL အတွက် သီးခြားပါဝါ adapter လိုအပ်ပါသည်။
မှတ်ချက် - DE2-115 FPGA ဘုတ်အတွက် ပါဝါ adapter မလိုအပ်ပါ။

Terasic Multi-touch IP အတွက် လိုင်စင်ကို စနစ်ထည့်သွင်းပါ။

Quartus II ပရောဂျက်တစ်ခုတွင် multi-touch panel ကိုအသုံးပြုရန်အတွက် Terasic Multi-Touch IP လိုအပ်ပါသည်။ လိုင်စင်ရပြီး file Quartus II ကို ထည့်သွင်းထားသောကြောင့် နောက်ထပ် လိုင်စင်တစ်ခု ရှိသေးသည်။ file Terasic ၏ Multi-touch IP ကိုအကောင်အထည်ဖော်ရန် လိုအပ်သည်။

လိုင်စင်ရရင် Error message တွေပြပါလိမ့်မယ်။ file Terasic Multi-touch IP ကို အသုံးပြု၍ ပရောဂျက်များကို မစုစည်းမီ ထည့်သွင်းမထားပါ။ လိုင်စင် file တွင်တည်ရှိသည်-
MTL စနစ် CD\License\license_multi_touch.date
လိုင်စင်ကို ထည့်သွင်းရန် နည်းလမ်းနှစ်ခုရှိသည်။ ပထမတစ်ခုက လိုင်စင်ထည့်ဖို့ပါ။ file (license_multi_touch.dat) လိုင်စင်ရရန် file ပုံ 1-3 တွင်ပြထားသည့်အတိုင်း Quartus II တွင်ဖော်ပြထားသည်။

ဒုတိယနည်းလမ်းမှာ လက်ရှိလိုင်စင်တွင် လိုင်စင်အကြောင်းအရာကို ထည့်သွင်းရန်ဖြစ်သည်။ file. လုပ်ထုံးလုပ်နည်းများကို အောက်ပါအတိုင်း ဖော်ပြထားပါသည်။

၎င်းကိုဖွင့်ရန် Notepad သို့မဟုတ် အခြားသော စာသားတည်းဖြတ်ရေးဆော့ဖ်ဝဲကို အသုံးပြုပါ။ file လိုင်စင်_multi_touch.dat။

လိုင်စင်တွင် ပုံ 1-4 တွင်ပြထားသည့်အတိုင်း IP Cores များကို လိုင်စင်ထုတ်ပေးရန် လိုအပ်သော FEATURE လိုင်းများပါရှိသည်။
သင်၏ Quartus II လိုင်စင်.dat ကိုဖွင့်ပါ။ file စာသားတည်းဖြတ်သူတွင်။

လိုင်စင်_multi_touch.dat အောက်တွင် အရာအားလုံးကို မိတ္တူကူးပြီး သင်၏ Quartus II လိုင်စင်အဆုံးတွင် ၎င်းကို ကူးထည့်ပါ။ file.
- (မှတ်ချက် - Quartus II လိုင်စင်မှ မည်သည့် FEATURE လိုင်းများကိုမျှ မဖျက်ပါနှင့် file. ထိုသို့လုပ်ဆောင်ခြင်းသည် အသုံးမပြုနိုင်သော လိုင်စင်ကို ဖြစ်ပေါ်စေမည်ဖြစ်သည်။ file.)

Quartus II လိုင်စင်ကို သိမ်းဆည်းပါ။ file.
- မှတ်ချက် - Terasic IP Multi-touch IP ကို စနစ် CD ရှိ \IP ဖိုင်တွဲနှင့် ရည်ညွှန်းဒီဇိုင်းများတွင် \IP ဖိုင်တွဲများအောက်တွင်လည်း တွေ့နိုင်ပါသည်။

စည်းဝေးပွဲ

ဤသည်မှာ MTL အစုံအလင်ကို တပ်ဆင်ရန် လုပ်ငန်းစဉ်များဖြစ်သည်။

ပုံ 1-5 တွင်ပြထားသည့်အတိုင်း MTL ၏နောက်ကျောရှိ IDE ကြိုးကို IDE ချိတ်ဆက်ကိရိယာသို့ ချိတ်ဆက်ပါ။
ပုံ 1-6 တွင်ပြထားသည့်အတိုင်း MTL ၏ခြေဖဝါးတွင် ဆီလီကွန်ခြေနင်းလေးခုထားပါ။

ချိတ်ဆက်မှု

အောက်ပါကိန်းဂဏာန်းများသည် MTL မှ DE2-115 နှင့် DE2 FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့များအတွက် ချိတ်ဆက်မှုကို ပြသသည်။ မှတ်ချက်- DE5 သို့ချိတ်ဆက်ရန်အတွက် 2V ပါဝါထောက်ပံ့မှု လိုအပ်သည်။

အကူအညီရယူခြင်း။

ပြဿနာတစ်ခုခုကြုံလာပါက အကူအညီရယူနည်းကို ဤတွင်ဖော်ပြထားသည်-

ရုံးချိန်- နံနက် ၉း၀၀ မှ ညနေ ၆း၀၀ (GMT +9)
တယ်လီဖုန်း- +886-3-550-8800
အီးမေးလ်- support@terasic.com.

ဤအခန်းသည် Multi-touch LCD Module (MTL) ၏ အင်္ဂါရပ်များနှင့် တည်ဆောက်ပုံဆိုင်ရာ အချက်အလက်များကို ပေးပါသည်။

အင်္ဂါရပ်များ

ဤ module ၏ အဓိကအင်္ဂါရပ်များကို အောက်တွင်ဖော်ပြထားသည်-

800-bit အရောင်အတိမ်အနက်ရှိသော 480×24 pixel resolution LCD
နှစ်မှတ် အစုံ-လက်ဟန် ပံ့ပိုးမှု
တစ်ချက်ထိ ပံ့ပိုးမှု
IDE မျက်နှာပြင်
ITG adapter ဖြင့် 2×20 GPIO အင်တာဖေ့စ်

MTL Kit

MTL ကိရိယာကို အစိတ်အပိုင်းသုံးခုဖြင့် စုစည်းထားသည်။

Multi-touch LCD Module
IDE Cable
IDE မှ GPIO (ITG) adapter

IDE ကေဘယ်ကို 33 MHz ဗီဒီယိုအချက်ပြမှုများအတွက် မြန်နှုန်းမြင့်အချက်ပြထုတ်လွှင့်မှုကို ပံ့ပိုးပေးရန်အတွက် အသုံးပြုသည်။ ITG adapter သည် FPGA ဘုတ်များပေါ်ရှိ 2×20 GPIO အင်တာဖေ့စ်အတွက် စံ IDE ပင်အပ်တာဝန်ကို မြေပုံဆွဲရန် ဒီဇိုင်းထုတ်ထားသည်။

Multi-touch LCD Module (MTL)

အစိတ်အပိုင်းနှင့် Layout
- ထိပ်တန်း view MTL ၏ ပုံ 2-1 တွင် ပြထားသည်။
- အောက်ခြေ view Multi-touch LCD Module ကို ပုံ 2-2 တွင် ပြထားသည်။ ၎င်းသည် အပြင်အဆင်ကို သရုပ်ဖော်ပြီး ချိတ်ဆက်ကိရိယာများနှင့် အဓိကအစိတ်အပိုင်းများ၏ တည်နေရာများကို ညွှန်ပြသည်။

Block ပုံကြမ်း

ပုံ 2-3 သည် MTL ၏ block diagram ကိုပြသထားသည်။ IDE ချိတ်ဆက်ကိရိယာသည် IDE ကေဘယ်လ်နှင့် ITG အဒက်တာမှတဆင့် ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာတစ်ခု၏ FPGA သို့ ချိတ်ဆက်ထားသော အရံအင်တာဖေ့စ်များမှ ဝိုင်ယာအားလုံးကို စုစည်းထားသည်။

ပုံ 2-4 သည် Terasic FPGA ဘုတ်များနှင့် MTL အတွက် ချိတ်ဆက်မှုကို ဖော်ပြသည်။

IDE Cable

ပါဝင်သည့် ချိတ်ဆက်ကေဘယ်သည် စံ IDE ကေဘယ်တစ်ခုဖြစ်သည်။
သို့သော်၊ အကောင်းဆုံးစွမ်းဆောင်ရည်ကိုရရှိရန်၊ ထုပ်ပိုးထားသော IDE ကေဘယ်လ်ကိုသာ အသုံးပြုရန် သုံးစွဲသူများကို ကျွန်ုပ်တို့ အလေးအနက် အကြံပြုအပ်ပါသည်။
Third-party IDE ကေဘယ်ကြိုးများသည် MTL ကို ချွတ်ယွင်းစေသည်၊ သို့မဟုတ် မော်ဂျူးကိုပင် ပျက်စီးစေနိုင်သည်။ IDE cable ကို ပုံ 2-5 တွင် ပြထားသည်။

ITG Adapter

IDE to GPIO (ITG) adapter သည် IDE pins များကို GPIO pins များသို့ ပြန်လည်ပုံဖော်ရန် ဒီဇိုင်းထုတ်ထားသည်။

အစိတ်အပိုင်းနှင့် Layout

ပုံ 2-6 နှင့် ပုံ 2-7 သည် အပေါ်ပိုင်းကိုပြသထားသည်။ view နှင့်အောက်ခြေ view ITG adapter ၏ အသီးသီး။
FPGA ဘုတ်ကို ချိတ်ဆက်ရန် J1 ချိတ်ဆက်ကိရိယာကို အသုံးပြုသည်။ J2 ချိတ်ဆက်ကိရိယာကို IDE ကေဘယ်လ်နှင့် ဆက်သွယ်ရန် အသုံးပြုသည်။
ဤအခန်းတွင် Multi-touch LCD Module (MTL) ဟာ့ဒ်ဝဲကို 2×20 GPIO အင်တာဖေ့စ်၊ LCD ထိန်းချုပ်မှု၊ နှင့် multi-touch ထိန်းချုပ်မှု အချက်ပြမှုများ အပါအဝင် ဟာ့ဒ်ဝဲကို ထိန်းချုပ်နည်းဆိုင်ရာ အချက်အလက်ကို ပေးပါသည်။

2×20 GPIO Connector ၏ Pin အဓိပ္ပာယ်ဖွင့်ဆိုချက်

2×20 GPIO အမျိုးသမီးချိတ်ဆက်ကိရိယာသည် Terasic FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်များပေါ်ရှိ 2×20 GPIO အမျိုးသားချိတ်ဆက်ကိရိယာသို့ တိုက်ရိုက်ချိတ်ဆက်ရန် ဒီဇိုင်းထုတ်ထားသည်။ ပုံ 3-1 သည် ITG adapter မှ 2×20 GPIO ၏ အချက်ပြအမည်များကို ပြသည်။
ဇယား ၂-၄ Quartus II ရှိ 2×20 GPIO ပင်များအတွက် အကြံပြုထားသော ပင်နံပါတ်တာဝန်များကို ပြသသည်။

ဇယား ၂-၄ Quartus II ရှိ 2×20 GPIO ၏ အကြံပြုထားသော Pin Assignments များ

တံ *နံပါတ်များ*	*ပင်အမည်*	*ဦးတည်ချက်*	*IO စံနှုန်း*
1	–	–	–
2	MTL_DCLK	အထွက်	3.3-V LVTTL
3	–	–	–
4	MTL_R[0]	အထွက်	3.3-V LVTTL
5	MTL_R[1]	အထွက်	3.3-V LVTTL
6	MTL_R[2]	အထွက်	3.3-V LVTTL
7	MTL_R[3]	အထွက်	3.3-V LVTTL
8	MTL_R[4]	အထွက်	3.3-V LVTTL
9	MTL_R[5]	အထွက်	3.3-V LVTTL
10	MTL_R[6]	အထွက်	3.3-V LVTTL
11	–	–	–
12	–	–	–
13	MTL_R[7]	အထွက်	3.3-V LVTTL
14	MTL_G[0]	အထွက်	3.3-V LVTTL
15	MTL_G[1]	အထွက်	3.3-V LVTTL
16	MTL_G[2]	အထွက်	3.3-V LVTTL
17	MTL_G[3]	အထွက်	3.3-V LVTTL
18	MTL_G[4]	အထွက်	3.3-V LVTTL
19	–	–	–
20	–	–	–
21	MTL_G[5]	အထွက်	3.3-V LVTTL
22	MTL_G[6]	အထွက်	3.3-V LVTTL
23	MTL_B[0]	အထွက်	3.3-V LVTTL
24	MTL_G[7]	အထွက်	3.3-V LVTTL
25	MTL_B[1]	အထွက်	3.3-V LVTTL
26	MTL_B[2]	အထွက်	3.3-V LVTTL
27	MTL_B[3]	အထွက်	3.3-V LVTTL
28	MTL_B[4]	အထွက်	3.3-V LVTTL
29	–	–	–
30	–	–	–
31	MTL_B[5]	အထွက်	3.3-V LVTTL
32	MTL_B[6]	အထွက်	3.3-V LVTTL
33	MTL_B[7]	အထွက်	3.3-V LVTTL
34	–	–	–
35	MTL_HSD	အထွက်	3.3-V LVTTL
36	MTL_VSD	အထွက်	3.3-V LVTTL
37	MTL_TOUCH_I2C_SCL	အထွက်	3.3-V LVTTL
38	MTL_TOUCH_I2C_SDA	အထွက်	3.3-V LVTTL
39	MTL_TOUCH_INT_n	ထည့်သွင်းခြင်း။	3.3-V LVTTL
40	–	–	–

LCD ကိုအသုံးပြုခြင်း။

LCD သည် 800 × 480 pixel resolution ပါရှိပြီး 33 MHz pixel rate ကိုလုပ်ဆောင်သည်။ LCD ကိုမောင်းနှင်ရန်ဖွဲ့စည်းပုံပြင်ဆင်မှုမလိုအပ်ပါ။ အချိန်သတ်မှတ်ချက်ကို ဇယား ၃-၂ တွင် သတ်မှတ်ထားသည်။

ဇယား ၂-၄ LCD Timing

*ကုသိုလ်ကံ*	*ရိုးရိုးတန်ဖိုး*	*ယူနစ်*
Pixel နှုန်း	33	MHz
အလျားလိုက် ကာလ	1056	ပစ်ဇယ်
Horizontal Pulse Width	30	ပစ်ဇယ်
အလျားလိုက် အနောက်ပေါက်	16	ပစ်ဇယ်
အလျားလိုက် အရှေ့ဝင်ပေါက်	210	ပစ်ဇယ်
အလျားလိုက် အကျုံးဝင်သည်။	800	ပစ်ဇယ်
ဒေါင်လိုက်ကာလ	525	လိုင်း
Vertical Pulse Width	13	လိုင်း
ဒေါင်လိုက်အနောက်ပေါက်	10	လိုင်း
ဒေါင်လိုက် အရှေ့ဝင်ပေါက်	22	လိုင်း
ဒေါင်လိုက် အကျုံးဝင်သည်။	480	လိုင်း

Terasic Multi-touch IP ကို အသုံးပြုခြင်း။

Terasic Multi-touch IP သည် multi-touch gestures နှင့် single-touch အပါအဝင် အသုံးပြုသူထည့်သွင်းမှုများကို ရယူရန်အတွက် developer များအတွက် ထောက်ပံ့ပေးထားပါသည်။
ဟိ file ဤ IP ၏အမည်မှာ i2c_touch_config ဖြစ်ပြီး ၎င်းကို ကုဒ်ဝှက်ထားသည်။
IP ဖြင့် ပရောဂျက်များကို စုစည်းရန်၊ အသုံးပြုသူများသည် IP လိုင်စင်ကို ဦးစွာ ထည့်သွင်းရန် လိုအပ်သည်။ လိုင်စင်တပ်ဆင်ခြင်းအတွက်၊ ဤစာရွက်စာတမ်းရှိ အခန်း 1 ကို ဖတ်ရှုပါ။ လိုင်စင် file တွင်တည်ရှိသည်-

MTL စနစ် CD\License\license_multi_touch.date

IP သည် I2C သတင်းအချက်အလက်ကို ကုဒ်ဖျက်ပေးပြီး ပေါင်းစပ်ညှိနှိုင်းမှုနှင့် လက်ဟန်အချက်အလက်များကို ထုတ်ပေးသည်။ IP interface ကို အောက်တွင်ဖော်ပြထားသည်-

IP ၏ အချက်ပြရည်ရွယ်ချက်ကို ဇယား 3-3 တွင် ဖော်ပြထားသည်။ IP သည် iCLK ပင်နံပါတ်အတွက် ရည်ညွှန်းနာရီအဖြစ် 50 MHz အချက်ပြမှုနှင့် iRSTN သို့ စနစ်ပြန်လည်သတ်မှတ်ခြင်းအချက်ပြမှု လိုအပ်သည်။ iTRIG၊ I2C_SCLK နှင့် IC2_SDAT ပင်နံပါတ်များသည် MTL_TOUCH_INT_n၊ MTL_TOUCH_I2C_SCL နှင့် MTL_TOUCH_I2C_DAT အချက်ပြမှုများကို 2×20 GPIO ခေါင်းစီးတွင် အသီးသီးချိတ်ဆက်ထားသင့်သည်။
oREADY တက်လာသောအခါ၊ ထိတွေ့လုပ်ဆောင်မှုရှိပြီး ဆက်စပ်အချက်အလက်များကို oREG_X1၊ oREG_Y1၊ oREG_X2၊ oREG_Y2၊ oREG_TOUCH_COUNT နှင့် oREG_GESTURE ပင်နံပါတ်များတွင် ပေးထားကြောင်း ဆိုလိုပါသည်။

ထိန်းချုပ်မှုအပလီကေးရှင်းအတွက်၊ ထိတွေ့လုပ်ဆောင်မှု ဖြစ်ပေါ်သည့်အခါ၊ oREG_GESTURE ၏တန်ဖိုးသည် ဇယား 3-3 တွင် သတ်မှတ်ထားသော ကြိုတင်သတ်မှတ်ထားသော လက်ဟန် ID နှင့် ကိုက်ညီမှုရှိမရှိ စစ်ဆေးသင့်သည်။ ၎င်းသည် လက်ဟန်မျိုးမဟုတ်ပါက၊ တစ်ချက်ထိလိုက်ခြင်း ဖြစ်ပေါ်လာပြီး ဆွေမျိုး X/Y သြဒီနိတ်များကို oREG_X1 နှင့် oREG_Y1 တို့မှ ဆင်းသက်လာနိုင်သည်။

ဇယား ၂-၄ Terasic Multi-touch IP ၏ အင်တာဖေ့စ် အဓိပ္ပါယ်ဖွင့်ဆိုချက်

*ပင်အမည်*	*ဦးတည်ချက်*	*ဖော်ပြချက်*
CLK	ထည့်သွင်းခြင်း။	50MHz နာရီသို့ ချိတ်ဆက်ပါ။
ပထမ	ထည့်သွင်းခြင်း။	စနစ်ပြန်လည်သတ်မှတ်ခြင်းအချက်ပြသို့ ချိတ်ဆက်ပါ။
trig	ထည့်သွင်းခြင်း။	Touch IC ၏ Interrupt Pin သို့ ချိတ်ဆက်ပါ။
ပြီးပြီ။	အထွက်	အထွက်ဒေတာခြောက်ခုကို လိုက်နာသောအခါတွင် Rising Trigger သည် မှန်ကန်သည်။
oREG_X1	အထွက်	ပထမထိတွေ့အချက်၏ 10-bit X သြဒိနိတ်
oREG_Y1	အထွက်	ပထမထိတွေ့အချက်၏ 9-bits Y သြဒီနိတ်
oREG_X2	အထွက်	ဒုတိယထိတွေ့အချက်၏ 10-bit X သြဒိနိတ်
oREG_Y2	အထွက်	ဒုတိယထိတွေ့အချက်၏ 9-bits Y သြဒိနိတ်
oREG_TOUCH_COUNT	အထွက်	2-bit အထိ အရေအတွက်။ မှန်ကန်သောတန်ဖိုးသည် 0၊ 1 သို့မဟုတ် 2 ဖြစ်သည်။
oREG_GESTURE	အထွက်	8-bit gesture ID (ဇယား 3-4 ကို ကြည့်ပါ။)
I2C_SCLK	အထွက်	Touch IC ၏ I2C Clock Pin သို့ ချိတ်ဆက်ပါ။
I2C_SDAT	အထွက်	Touch IC ၏ I2C Data Pin သို့ ချိတ်ဆက်ပါ။

ပံ့ပိုးထားသော လက်ဟန်များနှင့် ID များကို ဇယား 3-4 တွင် ပြထားသည်။

ဇယား ၂-၄ ကြီးတယ်။

*လက်ဟန်ခြေဟန်*	*ID (hex)*
အချက်တစ်ချက် လက်ဟန်
မြောက်ဦး	က0x10
အရှေ့မြောက်	က0x12
အရှေ့	က0x14
အရှေ့တောင်	က0x16
တောင်ပိုင်း	က0x18
အနောက်တောင်	0x1A
အနောက်	၃၂x၄၁C
အနောက်မြောက်	0x1E
နာရီလက်တံအတိုင်း လှည့်ပါ။	က0x28
Anti-clockwise လှည့်ပါ။	က0x29
နှိပ်ပါ။	က0x20
နှစ်ချက်နှိပ်ပါ။	က0x22

အချက်နှစ်ချက် လက်ဟန်
မြောက်ဦး	က0x30
အရှေ့မြောက်	က0x32
အရှေ့	က0x34
အရှေ့တောင်	က0x36
တောင်ပိုင်း	က0x38
အနောက်တောင်	0x3A
အနောက်	၃၂x၄၁C
အနောက်မြောက်	0x3E
နှိပ်ပါ။	က0x40
ချဲ့ကြည့်ပါ။	က0x48
ချဲ့ကြည့်ပါ။	က0x49

မှတ်ချက် - Terasic IP Multi-touch IP ကို စနစ် CD ရှိ \IP ဖိုင်တွဲနှင့် ရည်ညွှန်းဒီဇိုင်းများတွင် \IP ဖိုင်တွဲများအောက်တွင်လည်း တွေ့နိုင်ပါသည်။

ဤအခန်းတွင် ရိုးရှင်းသော ဓာတ်ပုံတစ်ပုံကို ဒီဇိုင်းဆွဲရန် MTL ကို အသုံးပြုပုံကို ဖော်ပြထားပါသည်။ viewer သရုပ်ပြမှုသည် အောက်ပါ Terasic FPGA ဘုတ်များကို ပံ့ပိုးနိုင်သည်-

DE2-115
DE2

လုပ်ဆောင်ချက်ဖော်ပြချက်

ဤသရုပ်ပြမှုသည် ရိုးရှင်းသောဓာတ်ပုံကို အကောင်အထည်ဖော်သည်။ viewer ဤသရုပ်ပြမှုကို မလုပ်ဆောင်မီ၊ 800×480 ဓာတ်ပုံသုံးပုံအား 800×1440 ဓာတ်ပုံတစ်ပုံသို့ ဒေါင်လိုက်ပေါင်းစပ်ပြီး FPGA ဘုတ်၏ မီးချောင်းထဲတွင် ကြိုတင်သိမ်းဆည်းထားသင့်သည်။ ဤသရုပ်ပြမှုတွင်၊ အသုံးပြုသူများသည် ပုံ 4-1 တွင်ပြထားသည့်အတိုင်း ယခင် သို့မဟုတ် နောက်ဓာတ်ပုံကိုရွေးချယ်ရန် အနောက် သို့မဟုတ် အရှေ့လက်ဟန်ကို တစ်ချက်နှိပ်ခြင်းဖြင့် ဓာတ်ပုံတစ်ပုံချင်းစီကို ကြည့်ရှုနိုင်သည်။

ထို့အပြင်၊ အသုံးပြုသူများသည် ပုံ 4-2 တွင်ပြထားသည့်အတိုင်း ပြသထားသည့်ဓာတ်ပုံကို ဇူးမ်ချဲ့ရန် နှစ်ချက်ချုံ့ချဲ့ခြင်းနှင့် ချုံ့ချဲ့ခြင်းများကို အသုံးပြုနိုင်သည်။

ePhoto Design ၏ Block Diagram

အသုံးပြုသူများအား ပေးထားသည့်ကုဒ်ကို ပိုမိုကောင်းမွန်စွာ နားလည်နိုင်စေရန် ဤကဏ္ဍတွင် ePhoto သရုပ်ပြမှု၏ ဘလောက်ပုံစံကို ဖော်ပြထားပါသည်။
ပုံ 4-3 သည် ePhoto သရုပ်ပြမှု၏ ဘလောက်ပုံစံကို ပြသည်။ သရုပ်ပြမှုစတင်သောအခါ၊ စနစ်သည် သိမ်းဆည်းထားသည့် ဓာတ်ပုံသုံးပုံ၏ RGB ဒေတာကို ဖတ်ရန် Flash Controller ကို ထိန်းချုပ်မည်ဖြစ်သည်။
Flash လုပ်ပြီး SDRAM ၏ အရေးအသားအပေါက်ကို အသုံးပြု၍ ဒေတာကို SDRAM တွင်ရေးပါ။ SDRAM

Controller သည် စာဖတ်ခြင်း port နှစ်ခုနှင့် စာရေးခြင်း port နှစ်ခုကို ပံ့ပိုးပေးပါသည်။ ဤသရုပ်ပြမှုတွင် read port တစ်ခုနှင့် write port တစ်ခုသာ အသုံးပြုပါသည်။ 800×480 LCD တွင် ရွေးချယ်ထားသော ဓာတ်ပုံကို ပြသရန်၊
VGA Controller သည် SDRAM ၏ အပေါက်ကိုဖတ်ခြင်းဖြင့် ဓာတ်ပုံဒေတာကို ထုတ်ယူမည်ဖြစ်ပြီး ပြန်လည်ရယူထားသော ဓာတ်ပုံဒေတာဖြင့် LCD ကို မောင်းနှင်မည်ဖြစ်သည်။
VGA Controller သည် တစ်စက္ကန့်လျှင် ဓာတ်ပုံ 60 နှုန်းဖြင့် ဓာတ်ပုံဒေတာကို ရယူသည်။ Zoom သည် ဓာတ်ပုံချဲ့ခြင်းလုပ်ငန်းစဉ်ကို ကိုင်တွယ်သည်။ ပြသထားသောဓာတ်ပုံကို LCD သို့မပို့မီတွင် ချဲ့ထားသည်။

အသုံးပြုသူများသည် MTL မျက်နှာပြင်ကိုထိသောအခါ၊ I2C Touch Config သည် ထိတွေ့မျက်နှာပြင်မှ အနှောင့်အယှက်အချက်ပြမှုကို လက်ခံရရှိမည်ဖြစ်သည်။
အနှောက်အယှက်တစ်ခု တွေ့ရှိသောအခါ၊ I2C Touch Config သည် ထိတွေ့မှုဘောင်မှ ထိတွေ့သတင်းအချက်အလက်များကို ဖတ်ပြီး အဆင်သင့်ဖြစ်နေသော အချက်ပြမှုကို အတည်ပြုမည်ဖြစ်သည်။
Touch Controller သည် oREADY ၏ မြင့်တက်လာသော အချက်ပြမှုကို တွေ့ရှိရသောအခါ၊ ၎င်းသည် ထိတွေ့သတင်းအချက်အလက်ကို ဖတ်ပြီး လက်ဟန် သို့မဟုတ် အချက်တစ်ချက်ထိခြင်း ဖြစ်နိုင်သည့် ထည့်သွင်းမှုကို ဆုံးဖြတ်မည်ဖြစ်သည်။

အနောက် သို့မဟုတ် အရှေ့လက်ဟန်ကို တွေ့ရှိပါက၊ SDRAM Controller တွင် အလိုရှိသော အသက်ဝင်သော ဓာတ်ပုံ၏ ဖတ်ရှုရမည့် ပို့တ်လိပ်စာကို ပြောင်းလဲပါမည်။ Zoom-in သို့မဟုတ် zoom-out gesture ကိုတွေ့ရှိပါက၊ Zoom တွင် zoom factor ကိုပြောင်းလဲလိမ့်မည်။
multi-touch gesture လုပ်ဆောင်ခြင်းအတွက်၊ ထိတွေ့သတင်းအချက်အလက်ကိုရယူရန် Terasic Memory-Mapped IP I2C_Touch_Config ကို အသုံးပြုသည်။ IP အသုံးပြုမှုအသေးစိတ်အတွက်၊ ဤစာတမ်းရှိ အခန်း ၃ ကို ဖတ်ရှုပါ။

မှတ်ချက် - IP ကို ကုဒ်ဝှက်ထားသောကြောင့် Quartus II ပရောဂျက်ကို မပြုစုမီ လိုင်စင်ကို ထည့်သွင်းသင့်သည်။

ဓာတ်ပုံများကို FLASH တွင် တင်နေသည်။

သရုပ်ပြမှုကို မလုပ်ဆောင်မီ၊ အသုံးပြုသူများသည် FPGA ဘုတ်၏ FLASH ထဲသို့ ဓာတ်ပုံများကို ဦးစွာတင်ရန် Control Panel ဆော့ဖ်ဝဲကို အသုံးပြုရမည်ဖြစ်သည်။
Control Panel ဆော့ဖ်ဝဲလ်ကို FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ၏ CD တွင် ရနိုင်သည်။ ဇယား 4-1 သည် FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့များအတွက် သက်ဆိုင်ရာ Control Panel အမည်များနှင့် bitstreams များကို ပြသထားသည်။

ဇယား ၂-၄ အမျိုးမျိုးသော FPGA Boa အတွက် Control Panel အမည်များနှင့် Bitstreams

*FPGA Board*	*Control Panel အမည်*	*FPGA Bitstream*
DE2-115	DE2_115_Control_Panel	DE2_115_ControlPanel.sof
DE2	DE2_Control_Panel_V1.04	DE2_USB_API.sof

ဓာတ်ပုံများကို FLASH သို့ တင်ရန် လုပ်ထုံးလုပ်နည်း-

USB-Blaster ဒေါင်းလုဒ်ကြိုးကို host PC နှင့် ချိတ်ဆက်ထားကြောင်း သေချာပါစေ။
FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တွင် ပါဝါ။
Control Panel အပလီကေးရှင်းဆော့ဖ်ဝဲကို လုပ်ဆောင်ပါ။ Control Panel ဆော့ဖ်ဝဲလ်တွင် နောက်ထပ်အချက်အလက်များအတွက် FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ၏ အသုံးပြုသူလက်စွဲကို ဖတ်ရှုပါ။
FLASH စာမျက်နှာသို့ပြောင်းပြီး FLASH ဒေတာကိုဖျက်ရန် "Chip Erase (xx Sec)" ခလုတ်ကိုနှိပ်ပါ။

“ကိုနှိပ်ပါFile တစ်ခုလုံးကို တင်လိုကြောင်း ညွှန်ပြရန် Length" ကို အမှန်ခြစ်ပေးပါ။ file.
“Write a File to FLASH” ခလုတ်ကိုနှိပ်ပါ။ Control Panel သည် ပုံမှန် Windows dialog box ဖြင့် တုံ့ပြန်ပြီး အရင်းအမြစ်ကို တောင်းဆိုသောအခါ file“DEMO.raw” ကို ရွေးပါ file "ဆန္ဒပြမှုများ\RTL\Photo" လမ်းညွှန်တွင်
ဒေါင်းလုဒ် ပြီးသွားသောအခါ၊ အောင်မြင်ကြောင်း ညွှန်ပြသော အမှာစာ ပေါ်လာလိမ့်မည်။

Terasic DE2-115 FPGA ဘုတ်အဖွဲ့အတွက် ဆန္ဒပြခြင်း။

ဤအပိုင်းသည် Terasic DE2-115 FPGA ဘုတ်ပေါ်တွင် ပန်းချီဆရာသရုပ်ပြကို မည်သို့သတ်မှတ်ရမည်ကို ပြသထားသည်။
အခြားသော Terasic FPGA ဘုတ်များအတွက်၊ တပ်ဆင်မှုလုပ်ငန်းစဉ်များသည် ဆင်တူသည်။

ဟာ့ဒ်ဝဲတပ်ဆင်မှု

သရုပ်ပြဖွဲ့စည်းပုံကို ပုံ 4-4 တွင် ပြထားသည်။
ITG adapter ကို IDE ကြိုးနှင့် ခိုင်မြဲစွာ ချိတ်ဆက်ထားကြောင်း သေချာပါစေ။

၎င်းကိုမဖွင့်မီ MTL မှ FPGA ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာ၏ GPIO-0 ခေါင်းစီးတွင် ITG အဒက်တာကို ပလပ်ထိုးပါ။
အရေးကြီးသည်- DE2-115 FPGA ဘုတ်ကို အသုံးမပြုပါက MTL ပါဝါအဒက်တာကို MTL ၏ ပါဝါချိတ်ဆက်ကိရိယာသို့ ချိတ်ပါ။

ဆန္ဒပြပွဲကို အကောင်အထည်ဖော်ပါ။

သရုပ်ပြလုပ်ဆောင်ရန် လုပ်ထုံးလုပ်နည်း-

DE2-115 ကို ပါဝါပိတ်ထားကြောင်း သေချာပါစေ။
DE2-20 ၏ 0×2 GPIO 115 ချဲ့ထွင်မှု ခေါင်းစီးတွင် ITG adapter ကို တပ်ဆင်ပါ။

DE2-115 USB-Blaster USB အပေါက်ကို USB ကြိုးဖြင့် PC USB Port သို့ ချိတ်ဆက်ပါ။
DE2-115* FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တွင် ပါဝါဖွင့်ပါ။
Quartus II 10.1 နှင့် NIOS II 10.1 ကို သင့်စနစ်တွင် ထည့်သွင်းထားကြောင်း သေချာပါစေ။
မရှိသေးပါက၊ ဓာတ်ပုံများကို flash memory တွင် သိမ်းဆည်းပါ။ နောက်ထပ်အသေးစိတ်ညွှန်ကြားချက်များအတွက် အပိုင်း 4.3 ဓါတ်ပုံများကို FLASH ထဲသို့ တင်ခြင်းအား ဖတ်ရှုပါ။

MTL စနစ် CD ရှိ Demonstrations\RTL\DE2_115_EPHOTO\demo_batch ဖိုင်တွဲကို သင့်စနစ်ပေါ်သို့ ကူးယူပြီး “test.bat” ကို လုပ်ဆောင်ပါ။
ပုံ 4-5 တွင်ပြထားသည့်အတိုင်း ဓာတ်ပုံတစ်ပုံကို LCD တွင်ပြသသင့်သည်။
ယခင်နှင့် နောက်ဓာတ်ပုံများကို အသီးသီးပြသရန် ထိတွေ့အကန့်ပေါ်တွင် လက်တစ်ချောင်းဖြင့် ဘယ် သို့မဟုတ် ညာသို့ ပွတ်ဆွဲပါ။

ပုံပေါ်တွင် ဇူးမ်ချဲ့ရန် လက်နှစ်ချောင်းဖြင့် ဆန့်ကျင်ဘက်သို့ ပွတ်ဆွဲပြီး ပုံကို ဇူးချဲ့ရန် လက်နှစ်ချောင်းကို တွဲဆွဲပါ။
- မှတ်ချက် - DE5 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့ကိုအသုံးပြုသောအခါ ကျေးဇူးပြု၍ 2V USB ပါဝါအဒက်တာကို ပူးတွဲပါ။

ဇယား ၂-၄ သရုပ်ပြ bitstream ကို စာရင်းပေးသည်။ fileTerasic FPGA ဘုတ်ပြားများအတွက် s။
ဇယား ၂-၄ Bitstream Files အမျိုးမျိုးသော FPGA ဘုတ်အဖွဲ့များအတွက်

*FPGA Board*	*Quartus II ပရောဂျက်လမ်းညွှန်*	*FPGA Bitstream ကို အသုံးပြုထားသည်။*
DE2-115	ဆန္ဒပြမှုများ\RTL\DE2_115_MTL_EPHOTO	MTL_DEMO.sof
DE2	ဆန္ဒပြမှုများ\RTL\DE2_MTL_ ဓာတ်ပုံ	DE2_MTL.sof

စိတ်ကြိုက် Display ဓာတ်ပုံ
ePhoto အတွက် စိတ်ကြိုက်ဓာတ်ပုံများ ဖန်တီးရန် လုပ်ထုံးလုပ်နည်း-

ပုံ 24-800 တွင်ပြထားသည့်အတိုင်း ပုံ 480-4 တွင်ပြထားသည့်အတိုင်း တစ်ခုစီအတွက် 6 (အနံ) x XNUMX (အမြင့်) pixels ရှိသော ရုပ်ပုံကြည်လင်ပြတ်သားမှုရှိသော XNUMX-ဘစ်ဘစ်မြေပုံဖော်မတ်ဓာတ်ပုံများကို ပြင်ဆင်ပါ။
ဓာတ်ပုံသုံးပုံကို 24-bits အရောင် bitmap ဖော်မတ်ဖြင့် ဓာတ်ပုံအသစ်တစ်ခုသို့ ဒေါင်လိုက်ပေါင်းစပ်ရန် ရုပ်ပုံလုပ်ဆောင်ခြင်းဆော့ဖ်ဝဲကို အသုံးပြုပါ။ ပုံ 800-1440 တွင်ပြထားသည့်အတိုင်း ပေါင်းစပ်ထားသောဓာတ်ပုံအရည်အသွေးသည် 4 (အနံ) x 7 (အမြင့်) pixels ဖြစ်သင့်သည်။

ပုံအား အကြမ်းအဖြစ်ပြောင်းရန် "ဆန္ဒပြခြင်း\RTL\Photo" လမ်းညွှန်ရှိ “bmp_to_raw.exe” ကိရိယာကို အသုံးပြုပါ။ file.

ပန်းချီဆရာ သရုပ်ပြ

ဤအခန်းတွင် SOPC Builder နှင့် Altera ၏ Video and Image Processing Suite (VIP) ကို အခြေခံ၍ Multi-Touch LCD Module တွင် ပန်းချီဆရာသရုပ်ပြပုံအား အကောင်အထည်ဖော်ပုံကို ပြသထားသည်။ ဒီဇိုင်းသည် multi-touch gestures နှင့် single-touch အသုံးပြုနည်းကို သရုပ်ပြထားသည်။ သရုပ်ပြမှုတွင် အောက်ပါ ဟာ့ဒ်ဝဲ လိုအပ်သည်-

Terasic FPGA ဘုတ်အဖွဲ့
Multi-touch LCD Module

လုပ်ဆောင်ချက်ဖော်ပြချက်

ပုံ 5-1 သည် Painter Demo ၏ Graphical User Interface (GUI) ကို ပြသည်။ GUI ကို ပန်းချီဧရိယာ၊ လက်ဟန်အညွှန်း၊ ခလုတ်နှိပ်၊ နှင့် အရောင်ခြယ်သည့် အပိုင်း လေးခုအဖြစ် ခွဲခြားထားသည်။ အသုံးပြုသူများသည် ရောင်စုံ palette မှ ဘောပင်အရောင်ကို ရွေးချယ်နိုင်ပြီး ဆေးခြယ်ဧရိယာတွင် စတင် ရေးဆွဲနိုင်ပါသည်။ အမူအရာတစ်ခုကို တွေ့ရှိပါက၊ ဆက်စပ်အမူအရာသင်္ကေတကို လက်ဟန်ခြေဟန်ဧရိယာတွင် ပြထားသည်။ ပန်းချီဧရိယာကိုရှင်းလင်းရန် "ရှင်းလင်းရန်" ခလုတ်ကိုနှိပ်ပါ။

ပုံ ၂-၁ ကင်းဗတ်ဧရိယာ၏ လက်တစ်ချောင်းတည်း ပန်းချီကို ပြသသည်။

ပုံ ၂-၁ နာရီလက်တံပြန်လှည့်သည့် လက်ဟန်ကို ပြသသည်။

ပုံ ၂-၁ zoom-in gesture ကိုပြသသည်။

စနစ်ဖော်ပြချက်

LCD လုပ်ဆောင်ခြင်းအတွက်၊ Altera ၏ Video and Image Processing Suite (VIP) ကို အခြေခံ၍ ရည်ညွှန်းဒီဇိုင်းကို ရေးဆွဲထားသည်။
Frame Reader VIP ကို ဆက်စပ်ဗီဒီယိုမှတ်ဉာဏ်မှ ပြသသည့်အကြောင်းအရာကို ဖတ်ရန်အတွက် အသုံးပြုပြီး VIP Video Out ကို ပြသသည့်အကြောင်းအရာကို ပြသရန်အတွက် အသုံးပြုပါသည်။

အသုံးပြုသူထည့်သွင်းမှုအရ ပြသသည့်အကြောင်းအရာကို NIOS II ပရိုဆက်ဆာဖြင့် ရေးဆွဲထားသည်။
Multi-touch လုပ်ဆောင်ခြင်းအတွက်၊ Multi-touch gestures နှင့် single-touch coordinates များအပါအဝင် အသုံးပြုသူ input အား ပြန်လည်ရယူရန်အတွက် Terasic Memory-Mapped IP ကို အသုံးပြုပါသည်။
IP-အသုံးပြုမှုအသေးစိတ်အတွက် ကျေးဇူးပြု၍ ဤစာတမ်းပါ အခန်းသုံးခန်းကို ဖတ်ရှုပါ။
- မှတ်ချက် - IP ကို ကုဒ်ဝှက်ထားသောကြောင့် Quartus II ပရောဂျက်ကို မပြုစုမီ လိုင်စင်ကို ထည့်သွင်းသင့်သည်။

ပုံ ၂-၁ သရုပ်ပြ ကိုးကားမှု ဒီဇိုင်း၏ စနစ် ယေဘူယျ ပိတ်ဆို့ ဇယားကို ပြသသည်။

Terasic DE2-115 FPGA ဘုတ်အဖွဲ့အတွက် ဆန္ဒပြခြင်း။

ဤအပိုင်းသည် Terasic DE2-115 FPGA ဘုတ်ပေါ်တွင် ပန်းချီဆရာသရုပ်ပြကို မည်သို့သတ်မှတ်ရမည်ကို ပြသထားသည်။ အခြားသော Terasic FPGA ဘုတ်များအတွက်၊ တပ်ဆင်မှုလုပ်ငန်းစဉ်များသည် ဆင်တူသည်။

ဟာ့ဒ်ဝဲတပ်ဆင်မှု

ဆန္ဒပြပွဲကို အကောင်အထည်ဖော်ပါ။

သရုပ်ပြမှုကို သတ်မှတ်ရန် အောက်ပါလုပ်ထုံးလုပ်နည်းများကို လိုက်နာပါ-

DE2-115 ကို ပါဝါပိတ်ထားကြောင်း သေချာပါစေ။
DE2-20 ၏ 0×2 GPIO 115 ချဲ့ထွင်မှု ခေါင်းစီးတွင် ITG adapter ကို တပ်ဆင်ပါ။
DE2-115 USB-Blaster USB-B အပေါက်ကို USB ကြိုးဖြင့် PC USB Port သို့ ချိတ်ဆက်ပါ။

DE2-115* FPGA ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့တွင် ပါဝါဖွင့်ပါ။
Quartus II 10.1 နှင့် NIOS II 10.1 ကို သင့်စနစ်တွင် ထည့်သွင်းထားကြောင်း သေချာပါစေ။
MTL စနစ် CD ရှိ Demonstrations/SOPC/DE2_115_SOPC_MTL_PAINTER/demo_batch ဖိုင်တွဲကို သင့်စနစ်ပေါ်သို့ ကူးယူပြီး “test.bat” ကို လုပ်ဆောင်ပါ။
ယခု၊ သင်သည် LCD ပေါ်တွင်ပန်းချီဆရာ၏ GUI ကိုမြင်ရလိမ့်မည်။
- မှတ်ချက် - DE5 FPGA ဖွံ့ဖြိုးတိုးတက်မှုဘုတ်အဖွဲ့ကိုအသုံးပြုသောအခါ ကျေးဇူးပြု၍ 2V USB ပါဝါအဒက်တာကို ပူးတွဲပါ။

သရုပ်ပြ အရင်းအမြစ်ကုဒ်

Terasic FPGA ဘုတ်ပြားအမျိုးမျိုးအတွက် ဤသရုပ်ပြမှု၏အရင်းအမြစ်ကုဒ်တည်နေရာများကို ဇယား 5-1 တွင်ပြသထားသည်။
မှတ်ချက် - ပရောဂျက်ကို Quartus II 10.1 အောက်တွင် တည်ဆောက်ထားပြီး ပရောဂျက်ကို ပြန်လည်တည်ဆောက်ရန်အတွက် Altera VIP လိုင်စင်နှင့် Terasic Multi-Touch IP လိုင်စင်နှစ်ခုစလုံး လိုအပ်ပါသည်။

ဇယား ၂-၄ ပန်းချီဆရာသရုပ်ပြခြင်း၏ အရင်းအမြစ်ကုဒ်တည်နေရာများ

*FPGA Board*	*တည်နေရာ*
DE2	ဆန္ဒပြမှုများ\SOPC\DE2_MTL_PAINTER
DE2-115	ဆန္ဒပြမှုများ\SOPC\DE2_115_MTL_PAINTER

ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

*ဗားရှင်း*	*မှတ်တမ်းကို ပြောင်းပါ။*
V1.0	ကနဦးဗားရှင်း (ပဏာမ)

မူပိုင်ခွင့်ထုတ်ပြန်ချက်

စိတ်ဝင်စားစရာကောင်းတဲ့ ex တွေကို ဆက်လက်တင်ပြပေးသွားမှာပါ။ampကျွန်ုပ်တို့၏ MTL ရှိ les နှင့် ဓာတ်ခွဲခန်းများ webစာမျက်နှာ။ သွားရောက်ကြည့်ရှုပေးပါ။ mtl.terasic.com. ပိုမိုသိရှိလိုပါက။

မှဒေါင်းလုဒ်လုပ်ထားသည်။ Arrow.com.
www.terasic.com.

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Terasic Inc 10mtl Multi Touch LCD Module [pdf] အသုံးပြုသူလက်စွဲ
10mtl Multi Touch LCD Module၊ 10mtl၊ Multi Touch LCD Module၊ Touch LCD Module၊ LCD Module

ကိုးကား

အသုံးပြုသူလက်စွဲ

Terasic Inc 10mtl Multi Touch LCD Module

ထုတ်ကုန်အချက်အလက်