STMicroelectronics STM32H5 စီးရီး မိုက်ခရိုကွန်ထရိုလာများ

နိဒါန်း

ဤအပလီကေးရှင်းမှတ်စုသည် STMicroelectronics မှတီထွင်သည့်ပထမဆုံးသောကက်ရှ်များ (ICACHE) နှင့် ဒေတာကက်ရှ် (DCACHE) တို့ကို ဖော်ပြထားပါသည်။ Arm® Cortex®-M33 ပရိုဆက်ဆာ၏ AHB bus တွင် မိတ်ဆက်ထားသော ICACHE နှင့် DCACHE တို့သည် အောက်ဖော်ပြပါဇယားတွင်ဖော်ပြထားသော STM32 microcontroller (MCUs) တွင် ထည့်သွင်းထားသည်။ ဤကက်ရှ်များသည် အသုံးပြုသူများအား ၎င်းတို့၏ အက်ပ်လီကေးရှင်းစွမ်းဆောင်ရည်ကို မြှင့်တင်ရန်နှင့် အတွင်းပိုင်းနှင့် ပြင်ပမှတ်ဉာဏ်နှစ်ခုလုံးမှ ဒေတာများကို ရယူသည့်အခါ သို့မဟုတ် ပြင်ပမှတ်ဉာဏ်များမှ ဒေတာအသွားအလာအတွက် သုံးစွဲမှုကို လျှော့ချရန် ခွင့်ပြုသည်။ ဤစာတမ်းသည် သာမာန် ex ကိုပေးသည်။ampICACHE နှင့် DCACHE အင်္ဂါရပ်များကို မီးမောင်းထိုးပြရန်နှင့် ၎င်းတို့၏ဖွဲ့စည်းပုံကို လွယ်ကူချောမွေ့စေရန်။

ဇယား ၁။ သက်ဆိုင်သော ထုတ်ကုန်များ

ရိုက်ပါ။	ထုတ်ကုန်စီးရီး
မိုက်ခရိုကွန်ထရိုများ	STM32H5 စီးရီး၊ STM32L5 စီးရီး၊ STM32U5 စီးရီး

ယေဘုယျသတင်းအချက်အလက်

မှတ်ချက် -

ဤအပလီကေးရှင်းမှတ်စုသည် Arm® Cortex® core-based devices များဖြစ်သည့် STM32 စီးရီး မိုက်ခရိုကွန်ထရိုလာများနှင့် သက်ဆိုင်ပါသည်။ Arm သည် အမေရိကန်နှင့်/သို့မဟုတ် အခြားနေရာများတွင် Arm Limited (သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ) ၏ မှတ်ပုံတင်ထားသော ကုန်အမှတ်တံဆိပ်တစ်ခုဖြစ်သည်။

ICACHE နှင့် DCACHE ကျော်view

ဒီပုဒ်မကို လွှမ်းခြုံပေးထားတယ်။view STM32 Arm® Cortex® core-based microcontrollers များတွင် ထည့်သွင်းထားသော ICACHE နှင့် DCACHE အင်တာဖေ့စ်များ။ ဤအပိုင်းတွင် ICACHE နှင့် DCACHE ပုံကြမ်းနှင့် စနစ်တည်ဆောက်ပုံတွင် ပေါင်းစပ်မှုကို အသေးစိတ်ဖော်ပြထားသည်။
STM32L5 စီးရီးစမတ်ဗိသုကာ
ဤတည်ဆောက်ပုံသည် များစွာသောသခင်များ (Cortex-M33, ICACHE, DMA1/2, နှင့် SDMMC1) ကို ကျေးကျွန်များစွာ (ဥပမာ flash memory၊ SRAM1/2, OCTOSPI1, သို့မဟုတ် FSMC) တို့ကို ဝင်ရောက်ခွင့်ပေးသည့် bus matrix ကို အခြေခံထားသည်။ အောက်တွင်ဖော်ပြထားသောပုံသည် STM32L5 စီးရီးစမတ်ဗိသုကာကိုဖော်ပြသည်။

ပုံ ၇။ STM32L5 စီးရီးစမတ်ဗိသုကာ

Cortex-M33 စွမ်းဆောင်ရည်ကို အမြန်ဘတ်စ်မှတစ်ဆင့် ၎င်း၏ C-AHB ဘတ်စ်တွင် မိတ်ဆက်ထားသည့် 8-Kbyte ICACHE အင်တာဖေ့စ်ကို အသုံးပြု၍ အတွင်းပိုင်းမှတ်ဉာဏ်များ (flash memory၊ SRAM1 သို့မဟုတ် SRAM2) မှ ကုဒ် သို့မဟုတ် ဒေတာကို ရယူသည့်အခါ၊ အနှေးဘတ်စ်ကားမှတဆင့် ပြင်ပအမှတ်တရများ (OCTOSPI1 သို့မဟုတ် FSMC)။
STM32U5 စီးရီးစမတ်ဗိသုကာ
ဤတည်ဆောက်ပုံသည် သခင်များစွာ (Cortex-M33၊ ICACHE၊ DCACHE၊ GPDMA၊ DMA2D နှင့် SDMMCs၊ OTG_HS၊ LTDC၊ GPU2D၊ GFXMMU) အများအပြားအား slave အများအပြား (ဥပမာ flash memory၊ SRAMs၊ BKPSRAM၊ HSPI/ ကဲ့သို့) ဝင်ရောက်ခွင့်ပေးသည့် ဤဗိသုကာလက်ရာပေါ်တွင် အခြေခံထားသည်။ OCTOSPI သို့မဟုတ် FSMC)။အောက်ပါပုံသည် STM32U5 စီးရီးစမတ်ဗိသုကာကိုဖော်ပြသည်။

ပုံ ၂. STM32U5 စီးရီးစမတ်ဗိသုကာ

Cortex-M33 နှင့် GPU2D ကြားခံများသည် CACHE ကိုအသုံးပြုခြင်းမှအကျိုးရှိသည်။

• အမြန်ဘတ်စ် (ဖလက်ရှ်မမ်မိုရီ၊ SRAMs) နှင့် အနှေးဘတ်စ် (OCTOSPI33/1 နှင့် HSPI2 သို့မဟုတ် FSMC) မှတဆင့် အတွင်းမှတ်ဉာဏ်များမှ ကုဒ် သို့မဟုတ် ဒေတာများကို ရယူသည့်အခါ ICACHE သည် Cortex-M1 ၏စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။ DCACHE1 သည် s-bus (GFXMMU၊ OCTOSPI1/2 နှင့် HSPI1 သို့မဟုတ် FSMC) မှတဆင့် အတွင်း သို့မဟုတ် ပြင်ပမှတ်ဉာဏ်များမှ ဒေတာများကို ရယူသည့်အခါ စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။
•  DCACHE2 သည် M2 ပို့တ်ဘတ်စ်မှတစ်ဆင့် အတွင်းနှင့် ပြင်ပမှတ်ဉာဏ်များ (GFXMMU၊ flash memory၊ SRAMs၊ OCTOSPI1/2 နှင့် HSPI1 သို့မဟုတ် FSMC) မှ အချက်အလက်များကို ရယူသည့်အခါ GPU0D ၏စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။

STM32H5 စီးရီးစမတ်ဗိသုကာ
STM32H523/H533၊ STM32H563/H573 နှင့် STM32H562 စမတ်ဗိသုကာလက်ရာ ဤဗိသုကာသည် သခင်များစွာ (Cortex-M33၊ ICACHE၊ DCACHE၊ GPDMAs၊ Ethernet နှင့် SDMMCs) အများအပြားကို slaves အများအပြား (ဥပမာ၊ flash၊ BMKPS ကဲ့သို့ RAM မန်မိုရီများ) ကို အသုံးပြုခွင့်ပေးသော bus matrix ကို အခြေခံထားသည်။ , OCTOSPI နှင့် FMC) ။ အောက်တွင်ဖော်ပြထားသောပုံသည် STM32H5 စီးရီးစမတ်ဗိသုကာကိုဖော်ပြသည်။

ပုံ ၇။ STM32H563/H573 နှင့် STM32H562 စီးရီးစမတ်ဗိသုကာ

Cortex-M33 သည် CACHE ကိုအသုံးပြုခြင်းမှအကျိုးကျေးဇူးများ။

• အမြန်ဘတ်စ် (flash memory၊ SRAMs) နှင့် အနှေးဘတ်စ် (OCTOSPI နှင့် FMC) မှတဆင့် အတွင်းမှတ်ဉာဏ်များမှ ကုဒ် သို့မဟုတ် ဒေတာများကို ရယူသည့်အခါ ICACHE သည် Cortex-M33 ၏ စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။
• DCACHE သည် အနှေးဘတ်စ်ကား (OCTOSPI နှင့် FMC) မှတဆင့် ပြင်ပမှတ်ဉာဏ်များမှ ဒေတာကို ရယူသည့်အခါ စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။

STM32H503 စမတ်ဗိသုကာ
ဤတည်ဆောက်ပုံသည် များစွာသောသခင်များ (Cortex-M33၊ ICACHE နှင့် GPDMAs) ကို slaves အများအပြား (ဥပမာ flash memory၊ SRAM နှင့် BKPSRAM ကဲ့သို့) ဝင်ရောက်ခွင့်ပေးသည့် bus matrix ကို အခြေခံထားသည်။ အောက်တွင်ဖော်ပြထားသောပုံသည် STM32H5 စီးရီးစမတ်ဗိသုကာကိုဖော်ပြသည်။

ပုံ ၂. STM32H503 စီးရီးစမတ်ဗိသုကာ

Cortex-M33 သည် CACHE ကိုအသုံးပြုခြင်းမှအကျိုးကျေးဇူးများ။

• ICACHE သည် အမြန်ဘတ်စ် (flash memory၊ SRAMs) မှတဆင့် အတွင်းတွင်းမှတ်ဉာဏ်များမှ ကုဒ် သို့မဟုတ် ဒေတာကို ရယူသည့်အခါ Cortex-M33 ၏ စွမ်းဆောင်ရည်ကို မြှင့်တင်ပေးပါသည်။

ICACHE ဘလောက်ပုံစံ
ICACHE block diagram ကိုအောက်ပါပုံတွင်ဖော်ပြထားသည်။

ပုံ ၇။ ICACHE ဘလောက်ပုံစံ

ICACHE memory တွင်-

• အဆိုပါ TAG မှတ်ဉာဏ်နှင့်အတူ-
  • လိပ်စာ tags ကက်ရှ်ဒေတာမှတ်ဉာဏ်တွင် မည်သည့်ဒေတာများပါရှိသည်ကို ညွှန်ပြသည်။
  • တရားဝင်မှုအပိုင်းအစများ
•  ကက်ရှ်ဒေတာပါရှိသောဒေတာမှတ်ဉာဏ်

DCACHE block diagram
DCACHE block diagram ကိုအောက်ပါပုံတွင်ဖော်ပြထားသည်။

ပုံ ၇။ DCACHE block diagram

DCACHE memory တွင်-

• အဆိုပါ TAG မှတ်ဉာဏ်နှင့်အတူ-
  • လိပ်စာ tags ကက်ရှ်ဒေတာမှတ်ဉာဏ်တွင် မည်သည့်ဒေတာများပါရှိသည်ကို ညွှန်ပြသည်။
  • တရားဝင်မှုအပိုင်းအစများ
  • အထူးအခွင့်အရေးများ
  • ညစ်ပတ်သောအရာများ
• ကက်ရှ်ဒေတာပါရှိသောဒေတာမှတ်ဉာဏ်

ICACHE နှင့် DCACHE အင်္ဂါရပ်များ

သခင်နှစ်ယောက်
ICACHE သည် AHB bus matrix ကို ဝင်ရောက်ကြည့်ရှုသည်-

• AHB မာစတာဆိပ်ကမ်းတစ်ခု- master1 (အမြန်ဘတ်စ်ကား)
• AHB မာစတာဆိပ်ကမ်းနှစ်ခု- master1 (အမြန်ဘတ်စ်) နှင့် master2 (အနှေးဘတ်စ်)

ကက်ရှ်မွမ်းမံထားသော CPU အရောင်းဆိုင်များကို လျှော့ချရန်အတွက် ဤအင်္ဂါရပ်သည် မတူညီသော မမ်မိုရီနယ်ပယ်များ (ဥပမာ အတွင်း flash memory၊ internal SRAM နှင့် ပြင်ပမှတ်ဉာဏ်များ) ကိုဝင်ရောက်သည့်အခါ အသွားအလာကို ဖြတ်တောက်နိုင်စေပါသည်။ အောက်ဖော်ပြပါဇယားသည် မှတ်ဉာဏ်နယ်မြေများနှင့် ၎င်းတို့၏လိပ်စာများကို အကျဉ်းချုပ်ဖော်ပြထားသည်။

Table 2. Memory ဒေသများနှင့် ၎င်းတို့၏ လိပ်စာများ

အရံ				Cacheable memory access			ကက်ရှ်နိုင်သော မမ်မိုရီဝင်ရောက်ခွင့်မရှိပါ။
ရိုက်ပါ။	နာမည်	ထုတ်ကုန်အမည်နှင့် ဒေသအရွယ်အစား		ဘတ်စ်ကားအမည်	မလုံခြုံသောဒေသ၏ စတင်သည့်လိပ်စာ	လုံခြုံပြီး လုံခြုံမှုမရှိသော ခေါ်ဆိုနိုင်သော ဒေသ၏ အစလိပ်စာ	ဘတ်စ်ကားအမည်	မလုံခြုံသောဒေသ၏ စတင်သည့်လိပ်စာ	လုံခြုံပြီး လုံခြုံမှုမရှိသော ခေါ်ဆိုနိုင်သော ဒေသ၏ အစလိပ်စာ
အတွင်းပိုင်း	မီးထိုးပါ။	STM32H503	128 KB	ICACHE အမြန်ဘတ်စ်ကား	က0x0800 ၅၉	မရှိ	မရှိ	မရှိ	မရှိ
		STM32L5 စီးရီး/ STM32U535/ 545/ STM32H523/ 533	512 KB			0x0C00 0000
		STM32U575/ 585 STM32H563/ 573/562	2 MB
		STM32U59x/ 5Ax/5Fx/5Gx	4 MB
	SRAM1	STM32H503	16 KB		0x0A00 ၄	မရှိ	S-ဘတ်စ်	က0x2000 ၅၉	က0x3000 ၅၉
		STM32L5 series/ STM32U535/ 545/575/585	192 KB			0x0E00 0000
		STM32H523/ 533	128 KB
		STM32H563/ 573/562	256 KB
		STM32U59x/ 5Ax/5Fx/5Gx	768 KB
	SRAM2	STM32H503 စီးရီး	16 KB		0x0A00 ၄	မရှိ		က0x2000 ၅၉	မရှိ
		STM32L5 series/ STM32U535/ 545/575/585	64 KB		0x0A03 ၄	0x0E03 0000		က0x2003 ၅၉	က0x3003 ၅၉
		STM32H523/ 533	64 KB		0x0A04 ၄	0x0E04 0000		က0x2004 ၅၉	က0x3004 ၅၉

အရံ				Cacheable memory access			ကက်ရှ်နိုင်သော မမ်မိုရီဝင်ရောက်ခွင့်မရှိပါ။
အတွင်းပိုင်း	SRAM2	STM32H563/ 573/562	80 KB	ICACHE အမြန်ဘတ်စ်ကား	0x0A04 ၄	0x0E04 0000	S-ဘတ်စ်	က0x2004 ၅၉	က0x3004 ၅၉
		STM32U59x/ 5Ax/5Fx/5Gx	64 KB		0x0A0C 0000	0x0E0C 0000		က0x200C ၁	က0x300C ၁
	SRAM3	STM32U575/ 585	512 KB		0x0A04 ၄	0x0E04 0000		က0x2004 ၅၉	က0x3004 ၅၉
		STM32H523/ 533	64 KB		0x0A05 ၄	0x0E05 0000		က0x2005 ၅၉	က0x3005 ၅၉
		STM32H563/ 573/562	320 KB
		STM32U59x/ 5Ax/5Fx/5Gx	832 KB		0x0A0D 0000	0x0E0D 0000		က0x200D ၄	က0x300D ၄
	SRAM5	STM32U59x/ 5Ax/5Fx/5Gx	832 KB		0x0A1A 0000	0x0E1A 0000		0x201A ၄	0x301A ၄
	SRAM6	STM32U5Fx/ 5Gx	512 KB		0x0A27 ၄	0x0E27 0000		က0x2027 ၅၉	မရှိ
မာနတွေ	HSPI1	STM32U59x/ 5Ax/5Fx/5Gx	256 MB	ICACHE နှေးကွေးသောဘတ်စ်ကား (၄)	[0x0000 0000 ၏ အကွာအဝေးရှိ နာမည်များ လိပ်စာ 0x07FF FFFF သို့] သို့မဟုတ် [0x1000 0000:0x1FFF FFFF] ပြန်လည်ပုံဖော်ခြင်း အင်္ဂါရပ်ဖြင့် သတ်မှတ်သည်။	မရှိ		0xA000 0000
	FMC SDRAM	STM32H563/ 573/562						0xC000 0000
	OCTOSPI1 ဘဏ်မလုံခြုံ	STM32L5/U5 စီးရီး STM32H563/ 573/562						က0x9000 ၅၉
	FMC ဘဏ် ၃ မလုံခြုံ	STM32L5/U5 စီးရီး STM32H563/ 573/562						က0x8000 ၅၉
	OCTOSPI2 ဘဏ်မလုံခြုံ	STM32U575/ 585/59x/5Ax/ 5Fx/5Gx						က0x7000 ၅၉
	FMC ဘဏ် ၃ မလုံခြုံ	STM32L5/U5 စီးရီး STM32H563/ 573/562						က0x6000 ၅၉

1. ထိုကဲ့သို့သော ဒေသများကို ပြန်လည်ပုံဖော်သည့်အခါ ရွေးချယ်ရန်။

1-way နှင့် 2-way ICACHE
ပုံမှန်အားဖြင့်၊ ICACHE အား တွဲဖက်လည်ပတ်မှုမုဒ်တွင် (နည်းလမ်းနှစ်သွယ်ဖြင့် ဖွင့်ထားသည်)၊ သို့သော် ပါဝါသုံးစွဲမှု အလွန်နည်းသော အပလီကေးရှင်းများအတွက် ICACHE အား တိုက်ရိုက်မြေပုံညွှန်းမုဒ် (တစ်လမ်းတည်းဖွင့်ထားသည်) ကို configure လုပ်နိုင်ပါသည်။ ICACHE ဖွဲ့စည်းမှုပုံစံကို IACHE_CR ရှိ WAYSEL ဘစ်ဖြင့် လုပ်ဆောင်သည်-

• WAYSEL = 0- တိုက်ရိုက်မြေပုံဆွဲထားသော လည်ပတ်မှုမုဒ် (၁ လမ်း)
• WAYSEL = 1 (မူရင်း): ပေါင်းစည်းလည်ပတ်မှုမုဒ် (၂ လမ်း)

Table 3. 1-way versus 2-way ICACHE

ကန့်သတ်ချက်	1-way ICACHE	2-way ICACHE
ကက်ရှ်အရွယ်အစား (Kbytes)	8(1)/32(2)
နည်းလမ်းများစွာကို သိမ်းဆည်းပါ။	1	2
Cache လိုင်းအရွယ်အစား	128 bits (16 bytes)
ကက်ရှ်လိုင်းအရေအတွက်	512(1)/2048(2)	တစ်လမ်းလျှင် 256(1)/1024(2)

1. STM32L5 စီးရီး /STM32H5 စီးရီး /STM32U535/545/575/585 အတွက်
2. For STM32U59x/5Ax/5Fx/5Gx

Burst အမျိုးအစား
အချို့သော Octo-SPI မှတ်ဉာဏ်များသည် အရေးပါသောစကားလုံး-ပထမအင်္ဂါရပ်စွမ်းဆောင်ရည်ကို ပံ့ပိုးပေးသည့် WRAP ပေါက်ကွဲခြင်းကို ပံ့ပိုးပေးသည်။ ပြန်လည်ပုံဖော်ထားသော ဒေသများအတွက် AHB မှတ်ဉာဏ် အရောင်းအ၀ယ်၏ ဆက်တိုက် ICACHE အမျိုးအစားကို ပြင်ဆင်သတ်မှတ်နိုင်သည်။ ၎င်းသည် ICACHE_CRRx မှတ်ပုံတင်ခြင်းတွင် HBURST ဘစ်ဖြင့် ရွေးချယ်ထားသော ဆက်တိုက်ပေါက်ကွဲခြင်း သို့မဟုတ် WRAP ဆက်တိုက်ကို လုပ်ဆောင်သည်။ WRAP နှင့် incremental bursts အကြား ခြားနားချက်များကို အောက်တွင်ဖော်ပြထားသည် (ပုံကိုလည်းကြည့်ပါ)။

• WRAP ပေါက်ကွဲခြင်း-
  • cache လိုင်းအရွယ်အစား = 128 bits
  • burst to start address = CPU မှ တောင်းဆိုထားသော ပထမဆုံးဒေတာ၏ စကားလုံးလိပ်စာ
•  ဆက်တိုက်ပေါက်ကွဲခြင်း-
  • cache လိုင်းအရွယ်အစား = 128 bits
  • burst starting address = တောင်းဆိုထားသော စကားလုံးပါရှိသော ကက်ရှ်လိုင်း၏ နယ်နိမိတ်ပေါ်တွင် ညှိထားသော လိပ်စာ

ပုံ ၇။ အတိုးနှုန်းနှင့် WRAP ဆက်တိုက်

သိမ်းဆည်းနိုင်သော ဒေသများနှင့် ပြန်လည်ပုံဖော်ခြင်း အင်္ဂါရပ်
ICACHE သည် C-AHB ဘတ်စ်မှတစ်ဆင့် Cortex-M33 သို့ ချိတ်ဆက်ထားပြီး လိပ်စာများ [0x0000 0000 မှ 0x1FFF FFFF] မှ ကုဒ်ဧရိယာကို သိမ်းဆည်းထားသည်။ ပြင်ပမှတ်ဉာဏ်များကို [0x6000 0000 မှ 0xAFFF FFFF] အကွာအဝေးရှိ လိပ်စာတစ်ခုတွင် မြေပုံဆွဲထားသောကြောင့် ICACHE သည် ပြင်ပမှတ်ဉာဏ်ဧရိယာကို [0x0000 0000 မှ 0x07FF FF FF] အကွာအဝေးရှိ လိပ်စာတစ်ခုတွင် ပြန်လည်မြေပုံရေးဆွဲနိုင်စေမည့် ပြန်လည်မြေပုံစနစ်ကို ပံ့ပိုးပေးပါသည်။ [0x1000 0000 မှ 0x1FFF FFFF] နှင့် C-AHB ဘတ်စ်ကားမှတဆင့် အသုံးပြုနိုင်စေရန်။ ဤအင်္ဂါရပ်ဖြင့် ပြင်ပမှတ်ဉာဏ်ဒေသ လေးခုအထိ ပြန်လည်ပုံဖော်နိုင်သည်။ ဒေသတစ်ခုအား ပြန်လည်ပြင်ဆင်ပြီးသည်နှင့်၊ ICACHE ကို ပိတ်ထားပါက သို့မဟုတ် ငွေပေးငွေယူကို ကက်ရှ်မလုပ်နိုင်လျှင်ပင် ပြန်လည်မြေပုံလုပ်ဆောင်မှု ဖြစ်ပေါ်ပါသည်။ ကက်ရှ်နိုင်သော မမ်မိုရီဒေသများကို မန်မိုရီကာကွယ်ရေးယူနစ် (MPU) တွင် အသုံးပြုသူမှ ပရိုဂရမ်ရေးဆွဲနိုင်ပါသည်။ အောက်ပါဇယားသည် STM32L5 နှင့် STM32U5 စီးရီးအမှတ်တရများ ၏ဖွဲ့စည်းပုံများကို အကျဉ်းချုပ်ဖော်ပြထားသည်။

ဇယား 4။ STM32L5 နှင့် STM32U5 စီးရီးအမှတ်တရများ ဖွဲ့စည်းမှု

ထုတ်ကုန်မှတ်ဉာဏ်	သိမ်းဆည်းနိုင်သော (MPU ပရိုဂရမ်)	ICACHE တွင် ပြန်လည်ပုံဖော်ထားသည်။ (ICACHE_CRRx ပရိုဂရမ်ရေးဆွဲခြင်း)
Flash memory	ဟုတ်လားသို့မဟုတ်မဟုတ်ဘူးလား	မလိုအပ်ပါ။
SRAM	မထောက်ခံပါ။
ပြင်ပအမှတ်တရများ (HSPI/ OCTOSPI သို့မဟုတ် FSMC)	ဟုတ်လားသို့မဟုတ်မဟုတ်ဘူးလား	အသုံးပြုသူသည် C- AHB ဘတ်စ်ကား (အခြား S-AHB ဘတ်စ်ကားပေါ်တွင်) ပြင်ပကုဒ်ကို ရယူလိုပါက လိုအပ်သည်

ICACHE ပြင်ပမှတ်ဉာဏ် ပြန်လည်ပုံဖော်ခြင်း၏ အကျိုးကျေးဇူး
ရည်းစားဟောင်းampအောက်ဖော်ပြပါပုံတွင် le သည် ကုဒ်လုပ်ဆောင်နေစဉ် သို့မဟုတ် ပြင်ပ 8-Mbyte ပြင်ပ Octo-SPI မမ်မိုရီ (ဥပမာ ပြင်ပ flash memory သို့မဟုတ် RAM ကဲ့သို့) ကိုဝင်ရောက်သည့်အခါ ဒေတာဖတ်ရှုခြင်းကာလအတွင်း ICACHE စွမ်းဆောင်ရည်မြှင့်တင်မှုမှ မည်ကဲ့သို့အကျိုးကျေးဇူးရရှိသည်ကို ပြသထားသည်။

ပုံ ၇။ Octo-SPI memory remap example

ဤပြင်ပမှတ်ဉာဏ်ကို ပြန်လည်ပုံဖော်ရန် အောက်ပါအဆင့်များ လိုအပ်သည်-

ပြင်ပမှတ်ဉာဏ်အတွက် OCTOSPI ဖွဲ့စည်းမှု

Memory mapped mode တွင် ပြင်ပမှတ်ဉာဏ်ကို ဝင်ရောက်နိုင်ရန် OCTOSPI အင်တာဖေ့စ်ကို ပြင်ဆင်သတ်မှတ်ပါ (ပြင်ပမှတ်ဉာဏ်ကို [0x9000 0000 မှ 0x9FFF FFFF] ဒေသအတွင်း ပုံဖော်ထားသည့် အတွင်းမှတ်ဉာဏ်အဖြစ် မြင်သည်)။ ပြင်ပမှတ်ဉာဏ်အရွယ်အစားသည် 8 Mbytes ဖြစ်သောကြောင့်၊ ၎င်းကို ဒေသ [0x9000 0000 မှ 0x907F FFFF] တွင် မြင်တွေ့ရသည်။ ဤဒေသရှိ ပြင်ပမှတ်ဉာဏ်အား S-bus မှတစ်ဆင့် ဝင်ရောက်ပြီး သိမ်းဆည်း၍မရပါ။ နောက်တစ်ဆင့်တွင် ဤဒေသကို ပြန်လည်ပုံဖော်ရန်အတွက် ICACHE ဖွဲ့စည်းမှုပုံစံကို ပြသသည်။
မှတ်ချက် - Memory-mapped mode တွင် OCTOSPI ဖွဲ့စည်းမှုပုံစံအတွက်၊ STM32 microcontrollers (AN5050) ရှိ အပလီကေးရှင်းမှတ်စု Octo‑ SPI အင်တာဖေ့စ်ကို ကိုးကားပါ။

ပြင်ပမမ်မိုရီ-မြေပုံပြုလုပ်ထားသော ဒေသကို ပြန်လည်ပုံဖော်ရန် ICACHE ဖွဲ့စည်းမှုပုံစံ
[8x0 9000 မှ 0000x0F FFFF] ဒေသတွင် ထားရှိထားသော 907 Mbytes ကို [0x1000 0000 မှ 0x107F FFFF] ဒေသသို့ ပြန်လည်ပုံဖော်ထားသည်။ ထို့နောက် ၎င်းတို့ကို အနှေးဘတ်စ်ကား (ICACHE master2 bus) ဖြင့် ဝင်ရောက်နိုင်သည်။

• ICACHE_CR မှတ်ပုံတင်ခြင်း ဖွဲ့စည်းမှုပုံစံ
  • EN = 0 ဖြင့် ICACHE ကို ပိတ်ပါ။
  • WAYSEL = 1 သို့မဟုတ် 2 ဖြင့် 0-way သို့မဟုတ် 1-way (လျှောက်လွှာလိုအပ်ချက်ပေါ်မူတည်၍) ကိုရွေးချယ်ပါ။
• IACHE_CRRx မှတ်ပုံတင်ဖွဲ့စည်းပုံ (ဒေသလေးခုအထိ၊ x = 0 မှ 3 အထိ)
  • BASEADDR [0:1000] = 0000x28 ဖြင့် 21x0 80 အခြေခံလိပ်စာ (remap လိပ်စာ) ကို ရွေးပါ။
  • RSIZE[8:2] = 0x0 ဖြင့် ပြန်လည်ပုံဖော်ရန် 3-Mbyte ဒေသအရွယ်အစားကို ရွေးပါ။
  • 0x9000 0000 ပြန်လည်ပြင်ဆင်ထားသော REMAPADDR[31:21] = 0x480 ကို ရွေးပါ။
  • MSTSEL = 2 ဖြင့် ပြင်ပမှတ်ဉာဏ်များအတွက် ICACHE AHB master1 ပေါက်ကို ရွေးပါ။
  • HBURST = 0 ဖြင့် WRAP ကွဲအမျိုးအစားကို ရွေးပါ။
  • REN = 1 ဖြင့် ဒေသ x အတွက် ပြန်လည်ပုံဖော်ခြင်းကို ဖွင့်ပါ။

အောက်ဖော်ပြပါပုံသည် ပြန်လည်မြေပုံကိုဖွင့်ပြီးနောက် မမ်မိုရီဒေသများကို IAR ဖြင့် မည်သို့မြင်ကြောင်းပြသထားသည်။

ပုံ ၂. Memory ဒေသများ ex ကို ပြန်လည်ပုံဖော်ခြင်းample

8-Mbyte ပြင်ပမမ်မိုရီကို ယခု ပြန်လည်ပုံဖော်ပြီး [0x1000 0000 မှ 0x107F FFFF] ဧရိယာအတွင်း ဝင်ရောက်ကြည့်ရှုနိုင်ပါသည်။

ICACHE ကိုဖွင့်ပါ။

• ICACHE_CR မှတ်ပုံတင်ဖွဲ့စည်းပုံ EN=1 ဖြင့် ICACHE ကိုဖွင့်ပါ။

ထိထိမိမိ မော်နီတာများ
ICACHE သည် စွမ်းဆောင်ရည်ပိုင်းခြားစိတ်ဖြာမှုအတွက် မော်နီတာနှစ်လုံးကို ပံ့ပိုးပေးသည်- 32-bit hit monitor နှင့် 16-bit miss monitor တို့ဖြစ်သည်။

• hit monitor သည် ICACHE အကြောင်းအရာကို ထိမိသော slave cache port ရှိ cacheable AHB အရောင်းအ၀ယ်များကို ရေတွက်သည် (cache တွင် ရရှိပြီးသော data)။ hit monitor counter ကို ICACHE_HMONR မှတ်ပုံတင်ထဲတွင် ရနိုင်ပါသည်။
• miss monitor သည် ICACHE အကြောင်းအရာကိုလွတ်သွားသော slave cache port ရှိ cacheable AHB အရောင်းအ၀ယ်များကိုရေတွက်သည် (cache တွင်မရရှိနိုင်သေးသောဒေတာ)။ ပျောက်ဆုံးနေသော မော်နီတာကောင်တာကို IACHE_MMONR မှတ်ပုံတင်ခြင်းတွင် ရနိုင်ပါသည်။

မှတ်ချက် -

ဤမော်နီတာနှစ်လုံးသည် ၎င်းတို့၏ အမြင့်ဆုံးတန်ဖိုးများရောက်ရှိသောအခါတွင် အကျုံးမဝင်ပါ။ ဤမော်နီတာများကို IACHE_CR မှတ်ပုံတင်ရှိ အောက်ပါဘစ်များမှ စီမံခန့်ခွဲသည်-

• hit (အသီးသီးလွဲချော်) မော်နီတာအား ဖွင့်ရန်/ရပ်ရန် HITMEN bit (အသီးသီး လွဲချော်မှုအနည်းငယ်)
• hit (အသီးသီးလွဲချော်) မော်နီတာအား ပြန်လည်သတ်မှတ်ရန် HITMRST ဘစ် (အသီးသီး MISSMRST ဘစ်) ကို မူရင်းအတိုင်း၊ ပါဝါသုံးစွဲမှုကို လျှော့ချရန်အတွက် ဤမော်နီတာများကို ပိတ်ထားသည်။

ICACH ပြုပြင်ထိန်းသိမ်းမှု
ဆော့ဖ်ဝဲသည် ICACHE_CR မှတ်ပုံတင်မှုတွင် CACHEINV ဘစ်ကို သတ်မှတ်ခြင်းဖြင့် ICACHE ကို ပျက်ပြယ်စေနိုင်သည်။ ဤလုပ်ဆောင်ချက်သည် ကက်ရှ်တစ်ခုလုံးကို အကျုံးဝင်စေပြီး ၎င်းကို ဗလာဖြစ်စေသည်။ ဤအတောအတွင်း၊ အချို့သော ပြန်လည်ပုံမဖော်ထားသော ဒေသများကို ဖွင့်ထားပါက ICACHE ကို ပိတ်ထားသော်လည်း ပြန်လည်မြေပုံစနစ်သည် အသက်ဝင်နေဆဲဖြစ်သည်။ ICACHE သည် ဖတ်ပြီးသော အရောင်းအ၀ယ်များကိုသာ စီမံခန့်ခွဲပြီး စာရေးခြင်းဆိုင်ရာ လွှဲပြောင်းမှုများကို စီမံခန့်ခွဲခြင်းမရှိသောကြောင့်၊ ၎င်းသည် စာရေးခြင်းကိစ္စတွင် ညီညွတ်မှုကို မသေချာပါ။ ထို့ကြောင့်၊ ဆော့ဖ်ဝဲလ်သည် ဒေသတစ်ခုကို ပရိုဂရမ်ပြုလုပ်ပြီးနောက် ICACHE ကို ပျက်ပြယ်စေရမည်။

ICACHE လုံခြုံရေး
ICACHE သည် GTZC ZC secure configuration register မှတဆင့် လုံခြုံသည့်အတိုင်း configure လုပ်နိုင်သော လုံခြုံသောအရံကိရိယာတစ်ခုဖြစ်သည်။ ၎င်းကို လုံခြုံသည်ဟု ပြင်ဆင်သတ်မှတ်သောအခါ၊ ICACHE မှတ်ပုံတင်ခြင်းများသို့ လုံခြုံသောဝင်ရောက်မှုများကိုသာ ခွင့်ပြုသည်။ ICACHE ကိုလည်း GTZC TZC အခွင့်ထူး သတ်မှတ်ဖွဲ့စည်းမှု မှတ်ပုံတင်ခြင်းမှတစ်ဆင့် အခွင့်ထူးခံအဖြစ် ပြင်ဆင်သတ်မှတ်နိုင်သည်။ ICACHE ကို အခွင့်ထူးခံအဖြစ် ပြင်ဆင်သတ်မှတ်သောအခါ၊ အခွင့်ထူးခံဝင်ရောက်ခွင့်များကို ICACHE မှတ်ပုံတင်ခြင်းသို့ ခွင့်ပြုသည်။ မူရင်းအားဖြင့်၊ ICACHE သည် GTZC TZC မှတဆင့် လုံခြုံမှုမရှိသည့်အပြင် အခွင့်ထူးခံမဟုတ်ပေ။

ပွဲနှင့်အနှောက်အယှက်စီမံခန့်ခွဲမှု

IACHE သည် IACHE_SR တွင် ERRF အလံကို သတ်မှတ်ခြင်းဖြင့် တွေ့ရှိသောအခါတွင် လုပ်ဆောင်ချက်ဆိုင်ရာ အမှားအယွင်းများကို စီမံခန့်ခွဲသည်။ ERRIE ဘစ်ကို IACHE_IER တွင် သတ်မှတ်ပါက ကြားဖြတ်အား ထုတ်ပေးနိုင်သည်။ ICACHE မမှန်ကန်ပါက၊ ကက်ရှ်အလုပ်များသည့်အခြေအနေ ပြီးဆုံးသောအခါ၊ BSYENDF အလံကို ICACHE_SR တွင် သတ်မှတ်ထားသည်။ BSYENDIE bit ကို ICACHE_IER တွင် သတ်မှတ်ပါက ကြားဖြတ်တစ်ခုကိုလည်း ထုတ်ပေးနိုင်သည်။ အောက်ပါဇယားတွင် ICACHE နှောင့်ယှက်မှုနှင့် ဖြစ်ရပ်အလံများကို စာရင်းပြုစုထားသည်။

ဇယား 5. ICACHE နှောင့်ယှက်မှုနှင့် ဖြစ်ရပ်စီမံခန့်ခွဲမှု အပိုင်းများ

မှတ်ပုံတင်ပါ။	ဘစ်နာမည်	အနည်းငယ်ဖော်ပြချက်	Bit access အမျိုးအစား
ICACHE_SR	အလုပ်ရှုပ်သည်	အပြည့်အဝ မမှန်ကန်သော လုပ်ဆောင်ချက်ကို လုပ်ဆောင်နေသည့် ကက်ရှ်	ဖတ်ရန်သာ
	BSYENDF	ကက်ရှ် ပျက်ပြယ်ခြင်း လုပ်ဆောင်ချက် ပြီးပါပြီ။
	အမှား	ကက်ရှ်လုပ်ဆောင်မှုအတွင်း အမှားအယွင်းတစ်ခု ဖြစ်ပွားခဲ့သည်။
IACHE_IER	ERRIE	ကက်ရှ်အမှားအတွက် ကြားဖြတ်ကို ဖွင့်ပါ။	ဖတ်/ရေး
	BSYENDIE	တရားမဝင်ကြောင်း လုပ်ဆောင်ချက် ပြီးသွားသောအခါတွင် ကြားဖြတ်ကို ဖွင့်ပါ။
ICACHE_FCR	CERRF	IACHE_SR တွင် ERRF ကိုရှင်းလင်းသည်။	ရေးရန်သာ
	CBSYENDF	ICACHE_SR တွင် BSYENDF ကိုရှင်းလင်းသည်။

DCACHE အင်္ဂါရပ်များ
ဒေတာ cache ၏ ရည်ရွယ်ချက်မှာ ပရိုဆက်ဆာမှလာသော သို့မဟုတ် အခြားသော bus master peripheral မှလာသော ပြင်ပမှတ်ဉာဏ်ဒေတာများကို သိမ်းဆည်းရန်နှင့် ဒေတာသိမ်းဆည်းရန်ဖြစ်သည်။ DCACHE သည် ဖတ်ရှုခြင်း နှင့် စာရေးခြင်း အရောင်းအ၀ယ်များကို စီမံခန့်ခွဲပါသည်။
DCACHE cacheability အသွားအလာ

DCACHE သည် AHB ဘတ်စ်မှတစ်ဆင့် မာစတာ port အင်တာဖေ့စ်မှ ပြင်ပမှတ်ဉာဏ်များကို သိမ်းဆည်းသည်။ အဝင်မှတ်ဉာဏ်တောင်းဆိုမှုများကို ၎င်း၏ AHB ငွေပေးငွေယူမှတ်ဉာဏ်လော့ခ်ချမှု ရည်ညွှန်းချက်အရ ကက်ရှ်လုပ်နိုင်သည်ဟု သတ်မှတ်သည်။ DCACHE ရေးသားမှုမူဝါဒကို MPU မှ စီစဉ်သတ်မှတ်ထားသော မှတ်ဉာဏ်ရည်ညွှန်းချက်ပေါ်မူတည်၍ စာရေးခြင်း သို့မဟုတ် ပြန်ရေးခြင်းအဖြစ် သတ်မှတ်သည်။ ဒေသတစ်ခုအား ကက်ရှ်မရနိုင်သောအဖြစ် သတ်မှတ်သတ်မှတ်လိုက်သောအခါ၊ DCACHE ကို ကျော်ဖြတ်သွားမည်ဖြစ်သည်။

 ဇယား 6. AHB ငွေပေးငွေယူအတွက် DCACHE cacheability

AHB ရှာဖွေမှု ရည်ညွှန်းချက်	AHB bufferable attribute	Cacheability
0	X	ရေး၍ဖတ်ပါ- ကက်ရှ်မရပါ။
1	0	ဖတ်ရန်- ကက်ရှ်လုပ်နိုင်သည်။ Write: (cacheable) ရေးနိုင်သည်
1	1	ဖတ်ရန်- ကက်ရှ်လုပ်နိုင်သည်။ Write- (cacheable) ပြန်ရေးပါ။

DCACHE ကက်ရှ်နိုင်သော ဒေသများ
STM32U5 စီးရီးအတွက် DCACHE1 slave interface ကို S-AHB bus မှတဆင့် Cortex-M33 သို့ ချိတ်ဆက်ထားပြီး GFXMMU၊ FMC နှင့် HSPI/OCTOSPIs များကို သိမ်းဆည်းထားသည်။ DCACHE2 slave အင်တာဖေ့စ်သည် M2 အပေါက်ဘတ်စ်မှတစ်ဆင့် DMA0D သို့ ချိတ်ဆက်ထားပြီး အတွင်းပိုင်းနှင့် ပြင်ပမှတ်ဉာဏ်များ (SRAM4 နှင့် BRKPSRAM မှလွဲ၍) အားလုံးကို သိမ်းဆည်းထားသည်။ STM32H5 စီးရီးအတွက်၊ DCACHE slave interface ကို FMC နှင့် OCTOSPI မှတစ်ဆင့် S-AHB ပြင်ပမှတ်ဉာဏ်များမှတစ်ဆင့် Cortex-M33 သို့ ချိတ်ဆက်ထားသည်။

ဇယား 7. DCACHE ကက်ရှ်နိုင်သော ဒေသများနှင့် အင်တာဖေ့စ်များ

သိမ်းဆည်းနိုင်သော မှတ်ဉာဏ်လိပ်စာ ဒေသ	DCACHE1 ကက်ရှ်နိုင်သော အင်တာဖေ့စ်များ	DCACHE2 ကက်ရှ်နိုင်သော အင်တာဖေ့စ်များ
GFXMMU	X	X
SRAM1	မရှိ	X
SRAM2		X
SRAM3		X
SRAM5		X
SRAM6		X
HSPI1	X	X
OCTOSPI1	X	X
FMC ဘဏ်များ	X	X
OCTOSPI2	X	X

မှတ်ချက်

အချို့သော အင်တာဖေ့စ်များသည် အချို့သောထုတ်ကုန်များတွင် ပံ့ပိုးမထားပါ။ ပုံ 1 သို့မဟုတ် သီးခြားထုတ်ကုန်ကိုးကားချက်လက်စွဲကို ကိုးကားပါ။
Burst အမျိုးအစား
ICACHE ကဲ့သို့ပင်၊ DCACHE သည် တိုးမြင့်လာပြီး အထုပ်အပိုးများကို ပံ့ပိုးပေးသည် (အပိုင်း 3.1.3 ကိုကြည့်ပါ)။ DCACHE အတွက်၊ ဆက်တိုက် အမျိုးအစားကို DCACHE_CR ရှိ HBURST ဘစ်မှတဆင့် စီစဉ်သတ်မှတ်ထားသည်။
DCACHE ဖွဲ့စည်းမှု
boot လုပ်နေစဉ်အတွင်း၊ DCACHE သည် slave memory တောင်းဆိုမှုများကို master port သို့ တိုက်ရိုက်ပေးပို့ခြင်းအား မူရင်းအားဖြင့် ပိတ်ထားသည်။ DCACHE ကိုဖွင့်ရန်၊ DCACHE_CR မှတ်ပုံတင်ခြင်းတွင် EN ဘစ်ကို သတ်မှတ်ရပါမည်။ Hit-and-miss မော်နီတာ DCACHE သည် cache စွမ်းဆောင်ရည်ခွဲခြမ်းစိတ်ဖြာမှုအတွက် မော်နီတာလေးခုကို အကောင်အထည်ဖော်သည်-

• 32-bit (R/W) hit monitor နှစ်ခု- DCACHE master ports များတွင် ငွေပေးငွေယူ မထုတ်ပေးဘဲ CPU မှ ကက်ရှ်မမ်မိုရီတွင် ဒေတာဖတ်ခြင်း သို့မဟုတ် စာရေးသည့်အကြိမ်အရေအတွက်ကို ရေတွက်သည်။ (R/W) hit မော်နီတာကောင်တာများကို DCACHE_RHMONR နှင့် DCACHE_WHMONR မှတ်ပုံတင်များတွင် အသီးသီးရရှိနိုင်ပါသည်။
• 16-bit (R/W) miss Monitor နှစ်ခု- ကက်ရှ်မမ်မိုရီတွင် CPU မှ ဒေတာဖတ်ရှုခြင်း သို့မဟုတ် စာရေးခြင်းအကြိမ်အရေအတွက်ကို ရေတွက်ပြီး DCACHE မာစတာပို့တ်များပေါ်တွင် ငွေပေးငွေယူထုတ်ပေးခြင်း၊ မန်မိုရီဒေသမှ ဒေတာများကို တင်ဆောင်ရန်အတွက် (ယူထားသောဒေတာမဟုတ်ပါ cache မှာ ရနေပြီ)။ (R/W) miss မော်နီတာကောင်တာများကို DCACHE_RMMONR နှင့် DCACHE_WMMONR မှတ်ပုံတင်များတွင် အသီးသီး ရရှိနိုင်ပါသည်။

မှတ်ချက် -

ဤမော်နီတာလေးလုံးသည် ၎င်းတို့၏ အမြင့်ဆုံးတန်ဖိုးများရောက်ရှိသောအခါတွင် အကျုံးမဝင်ပါ။ ဤမော်နီတာများကို DCACHE_CR မှတ်ပုံတင်ရှိ အောက်ပါဘစ်များမှ စီမံခန့်ခွဲသည်-

• write hit (အသီးသီး miss) မော်နီတာကိုဖွင့်/ရပ်ရန် WHITMAN bit (အသီးသီး WMISSEN bit)
• RHITMEN ဘစ် (အသီးသီး RMISSEN ဘစ်) ဖတ်ရှုမှုအား ဖွင့်/ရပ်ရန် (အသီးသီး လွဲချော်) မော်နီတာ
• write hit (အသီးသီး miss) monitor ကို ပြန်လည်သတ်မှတ်ရန် WHITMRST bit (အသီးသီး WMISSMRST bit)
• Read hit (အသီးသီး miss) မော်နီတာကို ပြန်လည်သတ်မှတ်ရန် RHITMRST ဘစ် (အသီးသီး RMISSMRST ဘစ်)

ပုံမှန်အားဖြင့်၊ ပါဝါသုံးစွဲမှုကို လျှော့ချရန်အတွက် ဤမော်နီတာများကို ပိတ်ထားသည်။

DCACHE ပြုပြင်ထိန်းသိမ်းမှု
DCACHE သည် DCACHE_CR တွင် CACHECMD[2:0] မှတဆင့် configure လုပ်နိုင်သော ပြုပြင်ထိန်းသိမ်းမှု လုပ်ငန်းအများအပြားကို ပေးဆောင်ပါသည်။

• 000- လည်ပတ်မှု မရှိပါ (မူလ)
• 001: သန့်ရှင်းမှုအပိုင်း။ ကက်ရှ်ရှိ အချို့သော အပိုင်းအခြားကို ရှင်းလင်းပါ။
• 010- အပိုင်းအခြားကို မမှန်ကန်ပါ။ ကက်ရှ်ရှိ အချို့သော အပိုင်းအခြားကို မမှန်ကန်ပါ။
• 010- သန့်ရှင်းပြီး အကျုံးမဝင်သော အပိုင်းအခြား။ ကက်ရှ်ရှိ အချို့သော အပိုင်းအခြားကို ရှင်းပြီး အကျုံးမဝင်ပါ။

ရွေးချယ်ထားသော အပိုင်းအခြားကို အောက်ပါအတိုင်း စီစဉ်သတ်မှတ်ထားပါသည်။

• CMDSTARTADDR မှတ်ပုံတင်ရန်- အမိန့်စတင်လိပ်စာ
• CMDENDADDR မှတ်ပုံတင်ခြင်း- အမိန့်အဆုံးသတ်လိပ်စာ

မှတ်ချက် -

CACHECMD မရေးမီ ဤစာရင်းကို သတ်မှတ်ရပါမည်။ DCACHE_CR မှတ်ပုံတင်ခြင်းတွင် STARTCMD ဘစ်ကို သတ်မှတ်သည့်အခါ ကက်ရှ်အမိန့်ပေးထိန်းသိမ်းမှု စတင်သည်။ DCACHE သည် DCACHE_CR မှတ်ပုံတင်ခြင်းတွင် CACHEINV ဘစ်ကို သတ်မှတ်ခြင်းဖြင့် CACHE အပြည့်အဝ တရားဝင်မှုကိုလည်း ပံ့ပိုးပေးပါသည်။

DCACHE လုံခြုံရေး
DCACHE သည် GTZC ZC secure configuration register မှတဆင့် လုံခြုံသည့်အတိုင်း configure လုပ်နိုင်သော လုံခြုံသောအရံကိရိယာတစ်ခုဖြစ်သည်။ ၎င်းကို လုံခြုံသည်ဟု ပြင်ဆင်သတ်မှတ်သောအခါ၊ DCACHE မှတ်ပုံတင်ခြင်းများအတွက် လုံခြုံသောဝင်ရောက်ခွင့်များကိုသာ ခွင့်ပြုသည်။ DCACHE ကိုလည်း GTZC TZC အခွင့်ထူး သတ်မှတ်ဖွဲ့စည်းမှု မှတ်ပုံတင်ခြင်းမှတစ်ဆင့် အခွင့်ထူးခံအဖြစ် သတ်မှတ်သတ်မှတ်နိုင်သည်။ DCACHE ကို အခွင့်ထူးခံအဖြစ် ပြင်ဆင်သတ်မှတ်သောအခါ၊ အခွင့်ထူးခံဝင်ရောက်ခွင့်များကို DCACHE မှတ်ပုံတင်မှုများကိုသာ ခွင့်ပြုသည်။ မူရင်းအားဖြင့်၊ DCACHE သည် GTZC TZC မှတစ်ဆင့် လုံခြုံမှုမရှိသည့်အပြင် အခွင့်ထူးခံမဟုတ်ပေ။

ပွဲနှင့်အနှောက်အယှက်စီမံခန့်ခွဲမှု
DCACHE_SR တွင် ERRF အလံကို သတ်မှတ်ခြင်းဖြင့် တွေ့ရှိသောအခါ DCACHE သည် လုပ်ဆောင်ချက်ဆိုင်ရာ အမှားအယွင်းများကို စီမံခန့်ခွဲသည်။ ERRIE ဘစ်ကို DCACHE_IER တွင် သတ်မှတ်ပါက ကြားဖြတ်အား ထုတ်ပေးနိုင်သည်။ DCACHE ကိုတရားဝင်ခြင်းမရှိပါက၊ ကက်ရှ်အလုပ်များသည့်အခြေအနေပြီးဆုံးသောအခါ၊ BSYENDF အလံကို DCACHE_SR တွင်သတ်မှတ်ထားသည်။ BSYENDIE ဘစ်ကို DCACHE_IER တွင် သတ်မှတ်ပါက ကြားဖြတ်ကို ထုတ်ပေးနိုင်သည်။ CMDENDIE ဘစ်ကို DCACHE_IER တွင် သတ်မှတ်ပါက DCACHE ၏ အမိန့်ပေးမှု အခြေအနေကို CMDENF နှင့် BUSYCMDF မှ DCACHE_SR မှတဆင့် စစ်ဆေးနိုင်သည် ။ အောက်ပါဇယားတွင် DCACHE နှောင့်ယှက်မှုများနှင့် ဖြစ်ရပ်အလံများကို စာရင်းပြုစုထားသည်။

ဇယား 8. DCACHE နှောင့်ယှက်ခြင်းနှင့် ဖြစ်ရပ်များ စီမံခန့်ခွဲခြင်း bits

မှတ်ပုံတင်ပါ။	မှတ်ပုံတင်ပါ။	အနည်းငယ်ဖော်ပြချက်	Bit access အမျိုးအစား
DCACHE_SR	အလုပ်ရှုပ်သည်	အပြည့်အဝ မမှန်ကန်သော လုပ်ဆောင်ချက်ကို လုပ်ဆောင်နေသည့် ကက်ရှ်	ဖတ်ရန်သာ
	BSYENDF	ကက်ရှ် အပြည့်အဝ မမှန်မကန် လုပ်ဆောင်မှု ပြီးဆုံးသွားပါပြီ။
	BUSYCMDF	အပိုင်းအခြား command ကို လုပ်ဆောင်နေသည့် ကက်ရှ်
	CMDENDF	အပိုင်းအခြားတစ်ခု အမိန့်ပေးမှုအဆုံး
	ERRF	ကက်ရှ်လုပ်ဆောင်မှုအတွင်း အမှားအယွင်းတစ်ခု ဖြစ်ပွားခဲ့သည်။
DCACHE_IER	ERRIE	ကက်ရှ်အမှားအတွက် ကြားဖြတ်ကို ဖွင့်ပါ။	ဖတ်/ရေး
	CMDENDIE	အပိုင်းအခြား အမိန့်ပေးမှုအဆုံးတွင် ကြားဖြတ်ခြင်းကို ဖွင့်ပါ။
	BSYENDIE	အပြည့်အဝ မမှန်ကန်သော လုပ်ဆောင်ချက်အဆုံးတွင် ကြားဖြတ်ကို ဖွင့်ပါ။
DCACHE_FCR	CERRF	DCACHE_SR တွင် ERRF ကိုရှင်းလင်းသည်။	ရေးရန်သာ
	CCMDENDF	DCACHE_SR တွင် CMDENDF ကိုရှင်းလင်းသည်။
	CBSYENDF	DCACHE_SR တွင် BSYENDF ကိုရှင်းလင်းသည်။

ICACHE နှင့် DCACHE စွမ်းဆောင်ရည်နှင့် ပါဝါသုံးစွဲမှု

ICACHE နှင့် DCACHE ကိုအသုံးပြုခြင်းဖြင့် ပြင်ပမှတ်ဉာဏ်များကို ဝင်ရောက်ကြည့်ရှုသည့်အခါ အပလီကေးရှင်း၏စွမ်းဆောင်ရည်ကို တိုးတက်စေသည်။ အောက်ဖော်ပြပါဇယားသည် ပြင်ပမှတ်ဉာဏ်များကိုဝင်ရောက်သည့်အခါ CoreMark® ကွပ်မျက်မှုအပေါ် ICACHE နှင့် DCACHE ၏အကျိုးသက်ရောက်မှုကိုပြသသည်။

ဇယား ၉။ ပြင်ပမှတ်ဉာဏ်များဖြင့် CoreMark ကွပ်မျက်မှုတွင် ICACHE နှင့် DCACHE စွမ်းဆောင်ရည်

(၄)
CoreMark ကုဒ်	CoreMark ဒေတာ	ICACHE ဖွဲ့စည်းမှု	DCACHE ဖွဲ့စည်းမှု	CoreMark ရမှတ်/Mhz
အတွင်းပိုင်း Flash မှတ်ဉာဏ်	အတွင်းပိုင်း SRAM	ဖွင့်ထားသည် (၂-လမ်း)	မသန်စွမ်း	3.89
အတွင်းပိုင်း Flash မှတ်ဉာဏ်	ပြင်ပ Octo-SPI PSRAM (S-bus)	ဖွင့်ထားသည် (၂-လမ်း)	ဖွင့်ထားသည်။	3.89
အတွင်းပိုင်း Flash မှတ်ဉာဏ်	ပြင်ပ Octo-SPI PSRAM (S-bus)	ဖွင့်ထားသည် (၂-လမ်း)	မသန်စွမ်း	0.48
ပြင်ပ Octo-SPI Flash (C-bus)	အတွင်းပိုင်း SRAM	ဖွင့်ထားသည် (၂-လမ်း)	မသန်စွမ်း	3.86
ပြင်ပ Octo-SPI Flash (C-bus)	အတွင်းပိုင်း SRAM	မသန်စွမ်း	မသန်စွမ်း	0.24
အတွင်းပိုင်း Flash မှတ်ဉာဏ်	အတွင်းပိုင်း SRAM	မသန်စွမ်း	မသန်စွမ်း	2.69

စမ်းသပ်မှုအခြေအနေများ-

• အသုံးပြုနိုင်သော ထုတ်ကုန်- STM32U575/585
• စနစ်ကြိမ်နှုန်း- 160 MHz
• ပြင်ပ Octo-SPI PSRAM မမ်မိုရီ- 80 MHz (DTR မုဒ်)။
• ပြင်ပ Octo-SPI flash memory- 80 MHz (STR မုဒ်)။
• Compiler- IAR V8.50.4။
• အတွင်းပိုင်းဖလက်ရှ်ကြိုတင်ပြင်ဆင်မှု- ဖွင့်ထားသည်။

ICACHE နှင့် DCACHE ကိုအသုံးပြုခြင်းဖြင့် အတွင်းပိုင်းနှင့် ပြင်ပမှတ်ဉာဏ်များကို ရယူသည့်အခါ ပါဝါသုံးစွဲမှုကို လျှော့ချပါ။ အောက်ပါဇယားသည် CoreMark ကွပ်မျက်စဉ်အတွင်း ပါဝါသုံးစွဲမှုအပေါ် ICACHE ၏အကျိုးသက်ရောက်မှုကိုပြသသည်။

ဇယား 10. CoreMark ကွပ်မျက်မှု ICACHE ပါဝါသုံးစွဲမှုအပေါ်သက်ရောက်မှု

ICACHE ဖွဲ့စည်းမှု	MCU ပါဝါသုံးစွဲမှု (mA)
ဖွင့်ထားသည် (၂-လမ်း)	7.60
ဖွင့်ထားသည် (၁လမ်း)	7.13
မသန်စွမ်း	8.89

1. စမ်းသပ်မှုအခြေအနေများ-
   • အသုံးပြုနိုင်သော ထုတ်ကုန်- STM32U575/585
   • CoreMark ကုဒ်- အတွင်းပိုင်း Flash မမ်မိုရီ။
   • CoreMark ဒေတာ- အတွင်းပိုင်း SRAM။
   • အတွင်းပိုင်း ဖလက်ရှ်မမ်မိုရီ ကြိုတင်ကာကွယ်မှု- ဖွင့်ထားသည်။
   • စနစ်ကြိမ်နှုန်း- 160 MHz
   • Compiler- IAR V8.32.2။
   • ထယ်၊tage အပိုင်းအခြား- ၁။
   • SMPS- ဖွင့်ထားသည်။
2. way set associative configuration သည် cache တွင် အပြည့်မတင်နိုင်သော code အတွက် 1-way set associative configuration ထက် ပိုမိုလုပ်ဆောင်ပါသည်။ တစ်ချိန်တည်းတွင်၊ 1-way set associative cache သည် 2-way set associative cache ထက် အမြဲတမ်းနီးပါး ပါဝါပိုမိုထိရောက်ပါသည်။ စွမ်းဆောင်ရည်နှင့် ပါဝါသုံးစွဲမှုအကြား အကောင်းဆုံးအပေးအယူကို ရွေးချယ်ရန်အတွက် ကုဒ်တစ်ခုစီကို ပေါင်းစပ်ဖွဲ့စည်းမှုစနစ်နှစ်ခုစလုံးတွင် အကဲဖြတ်ရပါမည်။ ရွေးချယ်မှုသည် အသုံးပြုသူဦးစားပေးပေါ်တွင် မူတည်သည်။

နိဂုံး

STMicroelectronics၊ ICACHE နှင့် DCACHE တို့မှ တီထွင်ထားသော ပထမဆုံးသောကက်ရှ်များသည် အတွင်းပိုင်းနှင့် ပြင်ပမှတ်ဉာဏ်များကို သိမ်းဆည်းနိုင်ပြီး ဒေတာအသွားအလာနှင့် ညွှန်ကြားချက်များရယူမှုအတွက် စွမ်းဆောင်ရည်မြှင့်တင်မှုကို ပေးဆောင်နိုင်သည်။ ဤစာတမ်းသည် ICACHE နှင့် DCACHE မှပံ့ပိုးပေးသော မတူညီသောအင်္ဂါရပ်များကိုပြသသည်၊ ၎င်းတို့၏ဖွဲ့စည်းပုံရိုးရှင်းမှုနှင့် လိုက်လျောညီထွေမှုတို့သည် ဖွံ့ဖြိုးတိုးတက်မှုကုန်ကျစရိတ်သက်သာပြီး စျေးကွက်ရှာဖွေရန်အချိန်ပိုမိုမြန်ဆန်စေသည်။

ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ဇယား ၁။ စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
၂၈-အောက်တိုဘာ-၂၂	1	ကနဦး ထုတ်ဝေမှု။
၂၇-ဖေဖော်ဝါရီ-၂၀၁၈	2	အပ်ဒိတ်လုပ်ထားသည်- • ဇယား 2။ မှတ်ဉာဏ်နယ်မြေများနှင့် ၎င်းတို့၏လိပ်စာများ • အပိုင်း 2.1.7 ICACHE ပြုပြင်ထိန်းသိမ်းမှု • အပိုင်း 2.1.8 ICACHE လုံခြုံရေး
၀၃-ဒီဇင်ဘာ-၂၀၁၂	3	အပ်ဒိတ်လုပ်ထားသည်- • စာရွက်စာတမ်းခေါင်းစဉ် • နိဒါန်း • အပိုင်း 1 ICACHE နှင့် DCACHE ကျော်view • အပိုင်း 4 နိဂုံးကို ထည့်သွင်းခဲ့သည်- • အပိုင်း 2 ICACHE နှင့် DCACHE အင်္ဂါရပ်များ • အပိုင်း 3 ICACHE နှင့် DCACHE စွမ်းဆောင်ရည်နှင့် ပါဝါသုံးစွဲမှု
၂၇-ဖေဖော်ဝါရီ-၂၀၁၈	4	အပ်ဒိတ်လုပ်ထားသည်- •         အပိုင်း 2.2- STM32U5 စီးရီးစမတ်ဗိသုကာ •         အပိုင်း 2.5- DCACHE ဘလောက်ပုံစံ •         အပိုင်း 3.1.1- Dual masters •         အပိုင်း 3.1.2- 1-way versus 2-way ICACHE •         အပိုင်း 3.1.4- သိမ်းဆည်းနိုင်သော ဒေသများနှင့် ပြန်လည်ပုံဖော်ခြင်း အင်္ဂါရပ် •         အပိုင်း 3.2- DCACHE အင်္ဂါရပ်များ •         အပိုင်း 3.2.2- DCACHE ကက်ရှ်နိုင်သော ဒေသများ •         အပိုင်း 4- ICACHE နှင့် DCACHE စွမ်းဆောင်ရည်နှင့် ပါဝါသုံးစွဲမှု ထည့်ထားသည်- •         အပိုင်း 1- အထွေထွေအချက်အလက်
11-Mar-2024 ရက်	5	အပ်ဒိတ်လုပ်ထားသည်- •         အပိုင်း 2.3- STM32H5 စီးရီးစမတ်ဗိသုကာ •         အပိုင်း 3.1.1- Dual masters

အရေးကြီးသတိပေးချက် - ဂရုတစိုက်ဖတ်ပါ။
STMicroelectronics NV နှင့် ၎င်း၏လုပ်ငန်းခွဲများ (“ST”) သည် ST ထုတ်ကုန်များနှင့်/သို့မဟုတ် ဤစာရွက်စာတမ်းအား အသိပေးခြင်းမရှိဘဲ အပြောင်းအလဲများ၊ ပြုပြင်မှုများ၊ မြှင့်တင်မှုများ၊ ပြုပြင်မွမ်းမံမှုများနှင့် တိုးတက်မှုများကို အချိန်မရွေးပြုလုပ်ပိုင်ခွင့်ကို ကန့်သတ်ထားသည်။ အမှာစာမတင်မီ ဝယ်ယူသူများသည် ST ထုတ်ကုန်များဆိုင်ရာ နောက်ဆုံးရသက်ဆိုင်ရာအချက်အလက်များကို ရယူသင့်သည်။ ST ထုတ်ကုန်များကို အမှာစာလက်ခံသည့်အချိန်တွင် ST ၏ရောင်းချမှုစည်းကမ်းချက်များနှင့်အညီ ရောင်းချပါသည်။ ဝယ်ယူသူများသည် ST ထုတ်ကုန်များ၏ ရွေးချယ်မှု၊ ရွေးချယ်မှုနှင့် အသုံးပြုမှုအတွက် တစ်ခုတည်းတွင် တာဝန်ရှိပြီး ST သည် လျှောက်လွှာအကူအညီ သို့မဟုတ် ဝယ်ယူသူများ၏ ထုတ်ကုန်ဒီဇိုင်းအတွက် တာဝန်မရှိဟု ယူဆပါသည်။ ဤနေရာတွင် ST မှ ပေးအပ်သည့် မည်သည့်ဉာဏပစ္စည်းမူပိုင်ခွင့်ကိုမဆို လိုင်စင်၊ ဖော်ပြခြင်း သို့မဟုတ် အဓိပ္ပာယ်ဖွင့်ဆိုထားခြင်းမရှိပါ။ ဤနေရာတွင်ဖော်ပြထားသော အချက်အလက်များနှင့် ကွဲပြားသော ပြဋ္ဌာန်းချက်များရှိသော ST ထုတ်ကုန်များကို ပြန်လည်ရောင်းချခြင်းသည် ထိုထုတ်ကုန်အတွက် ST မှပေးသော အာမခံချက်မှန်သမျှကို ပျက်ပြယ်စေမည်ဖြစ်သည်။ ST နှင့် ST လိုဂိုများသည် ST ၏ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ ST အမှတ်တံဆိပ်များအကြောင်း နောက်ထပ်အချက်အလက်များအတွက် www.st.com/trademarks တွင် ဖတ်ရှုပါ။ အခြားထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုအမည်များအားလုံးသည် သက်ဆိုင်ရာပိုင်ရှင်များ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။ ဤစာရွက်စာတမ်းရှိ အချက်အလက်ကို အစားထိုးပြီး ဤစာရွက်စာတမ်း၏ ယခင်ဗားရှင်းတစ်ခုခုတွင် ယခင်က ပေးခဲ့သည့် အချက်အလက်များကို အစားထိုးသည်။ © 2024 STMicroelectronics - အခွင့်အရေးအားလုံးကို လက်ဝယ်ရှိသည်။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

STMicroelectronics STM32H5 စီးရီး မိုက်ခရိုကွန်ထရိုလာများ [pdf] အသုံးပြုသူလက်စွဲ STM32H5 စီးရီး မိုက်ခရိုကွန်ထရိုလာများ၊ STM32H5၊ စီးရီး မိုက်ခရိုကွန်ထရိုလာများ၊ မိုက်ခရိုကွန်ထရိုလာများ

ကိုးကား

• အသုံးပြုသူလက်စွဲ