SmartFusion2 MSS
DDR ထိန်းချုပ်ကိရိယာ ဖွဲ့စည်းမှု
Libero SoC v11.6 နှင့်အထက် 

နိဒါန်း

SmartFusion2 MSS တွင် ထည့်သွင်းထားသော DDR ထိန်းချုပ်ကိရိယာတစ်ခု ရှိသည်။ ဤ DDR ထိန်းချုပ်ကိရိယာသည် off-chip DDR မှတ်ဉာဏ်ကို ထိန်းချုပ်ရန် ရည်ရွယ်ပါသည်။ MDDR ထိန်းချုပ်ကိရိယာကို MSS မှသာမက FPGA ထည်မှဝင်ရောက်နိုင်သည်။ ထို့အပြင်၊ DDR ထိန်းချုပ်ကိရိယာကိုလည်း FPGA ထည် (Soft Controller Mode (SMC)) သို့ အပိုအင်တာဖေ့စ်တစ်ခု ပံ့ပိုးပေးခြင်းဖြင့် ကျော်လွှားနိုင်သည်။
MSS DDR ထိန်းချုပ်ကိရိယာကို အပြည့်အဝ configure လုပ်ရန်၊ သင်သည်-

1. MDDR Configurator ကို အသုံးပြု၍ ဒေတာလမ်းကြောင်းကို ရွေးပါ။
2. DDR ထိန်းချုပ်ကိရိယာ မှတ်ပုံတင်ခြင်းများအတွက် မှတ်ပုံတင်တန်ဖိုးများကို သတ်မှတ်ပါ။
3. MSS CCC Configurator ကို အသုံးပြု၍ DDR memory clock frequencies နှင့် FPGA fabric မှ MDDR နာရီအချိုး (လိုအပ်ပါက) ကိုရွေးချယ်ပါ။
4. Peripheral Initialization solution မှသတ်မှတ်ထားသည့်အတိုင်း controller ၏ APB configuration interface ကိုချိတ်ဆက်ပါ။ System Builder မှတည်ဆောက်ထားသော MDDR Initialization circuitry အတွက် စာမျက်နှာ 13 နှင့် ပုံ 2-7 ရှိ "MSS DDR Configuration Path" ကို ကိုးကားပါ။
   သီးခြား (System Builder မှမဟုတ်) Peripheral Initialization ကို အသုံးပြု၍ သင်၏ကိုယ်ပိုင်အစပျိုးခြင်း circuitry ကိုလည်း သင်တည်ဆောက်နိုင်သည်။ SmartFusion2 Standalone Peripheral Initialization အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။

MDDR ဖွဲ့စည်းမှုစနစ်

MDDR Configurator ကို အလုံးစုံဒေတာလမ်းကြောင်းနှင့် MSS DDR ထိန်းချုပ်ကိရိယာအတွက် ပြင်ပ DDR Memory Parameters များကို ပြင်ဆင်သတ်မှတ်ရန်အတွက် အသုံးပြုပါသည်။

General tab သည် သင်၏ Memory နှင့် Fabric Interface ဆက်တင်များကို သတ်မှတ်သည် (ပုံ 1-1)။
Memory ဆက်တင်များ
DDR Memory Settling Time ကို ထည့်ပါ။ ဤသည်မှာ DDR မှတ်ဉာဏ်ကို စတင်ရန် လိုအပ်သည့်အချိန်ဖြစ်သည်။ မူရင်းတန်ဖိုးသည် ကျွန်ုပ်တို့ 200 ဖြစ်သည်။ ထည့်သွင်းရန် မှန်ကန်သောတန်ဖိုးအတွက် သင်၏ DDR Memory Data Sheet ကို ကိုးကားပါ။
MDDR တွင် သင့်မမ်မိုရီရွေးချယ်စရာများကို စီစဉ်သတ်မှတ်ရန် Memory ဆက်တင်များကို အသုံးပြုပါ။

• မမ်မိုရီအမျိုးအစား - LPDDR၊ DDR2 သို့မဟုတ် DDR3
• ဒေတာ အကျယ် – 32-ဘစ်၊ 16-ဘစ် သို့မဟုတ် 8-ဘစ်
• SECDED Enabled ECC – ဖွင့် သို့မဟုတ် ပိတ်ပါ။
• အနုညာတစီရင်ခြင်းအစီအစဉ် – အမျိုးအစား-၀၊ အမျိုးအစား-၁၊ အမျိုးအစား-၂၊ အမျိုးအစား-၃
• အမြင့်ဆုံးဦးစားပေး ID – အကျုံးဝင်သောတန်ဖိုးများသည် 0 မှ 15 အထိဖြစ်သည်။
• လိပ်စာ အကျယ် (bits) - သင်အသုံးပြုသည့် LPDDR/DDR2/DDR3 မမ်မိုရီအတွက် အတန်း၊ ဘဏ်နှင့် ကော်လံလိပ်စာ bits အရေအတွက်အတွက် သင်၏ DDR Memory Data Sheet ကို ကိုးကားပါ။ LPDDR/DDR2/DDR3 မမ်မိုရီ၏ဒေတာစာရွက်အတိုင်း အတန်း/ဘဏ်/ကော်လံများအတွက် မှန်ကန်သောတန်ဖိုးကို ရွေးချယ်ရန် ဆွဲချမီနူးကို ရွေးချယ်ပါ။

မှတ်ချက် - ဆွဲချစာရင်းရှိ နံပါတ်သည် အတန်း/ဘဏ်/ကော်လံများ၏ လုံးဝနံပါတ်မဟုတ်ဘဲ လိပ်စာဘစ်အရေအတွက်ကို ရည်ညွှန်းသည်။ ဟောင်းအတွက်ampအကယ်၍ သင့် DDR မှတ်ဉာဏ်တွင် ဘဏ် 4 ခုရှိပါက၊ ဘဏ်များအတွက် 2 (2 ² = 4) ကို ရွေးပါ။ သင့် DDR မမ်မိုရီတွင် ဘဏ် 8 ခုရှိပါက ဘဏ်များအတွက် 3 (2³ = 8) ကို ရွေးပါ။

Fabric Interface ဆက်တင်များ
ပုံမှန်အားဖြင့်၊ hard Cortex-M3 ပရိုဆက်ဆာသည် DDR Controller ကိုဝင်ရောက်ရန် စနစ်ထည့်သွင်းထားသည်။ Fabric Interface Setting အမှန်ခြစ်ဘောက်စ်ကိုဖွင့်ခြင်းဖြင့် Fabric Master အား DDR Controller ကိုဝင်ရောက်ခွင့်ကိုလည်း သင်ခွင့်ပြုနိုင်သည်။ ဤကိစ္စတွင်၊ သင်သည် အောက်ပါရွေးချယ်စရာများထဲမှ တစ်ခုကို ရွေးချယ်နိုင်သည်-

• AXI အင်တာဖေ့စ်ကိုသုံးပါ - fabric Master သည် 64-bit AXI မျက်နှာပြင်မှတဆင့် DDR Controller ကို ဝင်ရောက်သည်။
• Single AHBLite Interface ကိုသုံးပါ - fabric Master သည် 32-bit AHB interface တစ်ခုတည်းမှ DDR Controller ကို ဝင်ရောက်ကြည့်ရှုသည်။
• AHBLite အင်တာဖေ့စ်နှစ်ခုကိုသုံးပါ – အထည်မာစတာနှစ်ဦးသည် 32-bit AHB အင်တာဖေ့စ်နှစ်ခုကို အသုံးပြု၍ DDR Controller ကို ဝင်ရောက်ကြည့်ရှုသည်။
  ဖွဲ့စည်းမှု view (ပုံ 1-1) သင်၏ Fabric Interface ရွေးချယ်မှုအရ အပ်ဒိတ်များ။

I/O Drive Strength (DDR2 နှင့် DDR3 သာ)
သင်၏ DDR I/Os အတွက် အောက်ပါ drive အားသာချက်များထဲမှ တစ်ခုကို ရွေးပါ-

• မောင်းနှင်အားတစ်ဝက်
•  မောင်းနှင်အားအပြည့်

Libero SoC သည် သင်၏ DDR Memory အမျိုးအစားနှင့် I/O Drive Strength (Tab le 1-1 တွင်ပြထားသည့်အတိုင်း) ကိုအခြေခံ၍ သင်၏ MDDR စနစ်အတွက် DDR I/O Standard ကို သတ်မှတ်ပေးပါသည်။
ဇယား 1-1 • I/O Drive Strength နှင့် DDR Memory အမျိုးအစား

DDR Memory အမျိုးအစား	ခွန်အားတစ်ဝက် မောင်းနှင်ပါ။	အားပြည့်မောင်း
DDR3	SSTL15I	SSTL15II
DDR2	SSTL18I	SSTL18II
LPDDR	LPDRI	LPDRII

IO Standard (LPDDR သီးသန့်)
အောက်ပါရွေးချယ်စရာများထဲမှ တစ်ခုကို ရွေးပါ-

• LVCMOS 18V IO စံအတွက် LVCMOS1.8 (ပါဝါအနိမ့်ဆုံး)။ ပုံမှန် LPDDR1 အပလီကေးရှင်းများတွင် အသုံးပြုသည်။
• LPDDRI မှတ်ချက်- ဤစံနှုန်းကို သင်မရွေးချယ်မီ သင့်ဘုတ်အဖွဲ့သည် ဤစံနှုန်းကို ထောက်ခံကြောင်း သေချာပါစေ။ M2S-EVAL-KIT သို့မဟုတ် SF2-STARTER-KIT ဘုတ်များကို ပစ်မှတ်ထားသည့်အခါ သင်သည် ဤရွေးချယ်မှုကို အသုံးပြုရပါမည်။ LPDDRI IO စံနှုန်းများသည် IMP_CALIB ခုခံအားဘုတ်အဖွဲ့ပေါ်တွင် တပ်ဆင်ရန်လိုအပ်သည်။

IO Calibration (LPDDR သီးသန့်)
LVCMOS18 IO စံနှုန်းကို အသုံးပြုသည့်အခါ အောက်ပါရွေးချယ်စရာများထဲမှ တစ်ခုကို ရွေးပါ-

• On
• ပိတ်သည် (ပုံမှန်)

Calibration ON နှင့် OFF သည် IO driver များကို ပြင်ပ resistor တစ်ခုသို့ ချိန်ညှိပေးသော IO calibration block တစ်ခုအသုံးပြုမှုကို ထိန်းချုပ်နိုင်သည်။ ပိတ်သည့်အခါ၊ စက်ပစ္စည်းသည် ကြိုတင်သတ်မှတ်ထားသော IO ဒရိုက်ဘာ ချိန်ညှိမှုကို အသုံးပြုသည်။
ဖွင့်သည့်အခါ၊ ၎င်းသည် PCB ပေါ်တွင် တပ်ဆင်ရန် 150-ohm IMP_CALIB ခုခံအား လိုအပ်သည်။
၎င်းကို IO အား PCB လက္ခဏာများအဖြစ် ချိန်ညှိရန် အသုံးပြုသည်။ သို့သော်၊ ON ဟုသတ်မှတ်သောအခါ၊ ခုခံအားတစ်ခု တပ်ဆင်ရန် လိုအပ်သည် သို့မဟုတ် မှတ်ဉာဏ်ထိန်းချုပ်ကိရိယာသည် စတင်မည်မဟုတ်ပါ။
ပိုမိုသိရှိလိုပါက AC393-SmartFusion2 နှင့် IGLOO2 Board Design Guidelines Application ကို ကိုးကားပါ။
မှတ်ချက် နှင့် SmartFusion2 SoC FPGA မြန်နှုန်းမြင့် DDR Interfaces အသုံးပြုသူလမ်းညွှန်။

MDDR ထိန်းချုပ်ကိရိယာ ဖွဲ့စည်းမှု

ပြင်ပ DDR Memory ကိုဝင်ရောက်ရန် MSS DDR Controller ကိုအသုံးပြုသောအခါ၊ DDR Controller ကို runtime တွင် configure လုပ်ရပါမည်။ ၎င်းသည် သီးခြား DDR ထိန်းချုပ်သူ ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းများသို့ စီမံဖွဲ့စည်းမှုဒေတာကို ရေးသားခြင်းဖြင့် လုပ်ဆောင်သည်။ ဤဖွဲ့စည်းပုံဒေတာသည် ပြင်ပ DDR မှတ်ဉာဏ်နှင့် သင့်အက်ပ်လီကေးရှင်း၏ ဝိသေသလက္ခဏာများပေါ်တွင် မူတည်သည်။ ဤကဏ္ဍသည် MSS DDR ထိန်းချုပ်ကိရိယာဖွဲ့စည်းမှုစနစ်တွင် ဤဖွဲ့စည်းပုံသတ်မှတ်ချက်ဘောင်များကို မည်သို့ထည့်သွင်းရပုံနှင့် အလုံးစုံသော Peripheral Initialization ဖြေရှင်းချက်၏ တစ်စိတ်တစ်ပိုင်းအနေဖြင့် ဖွဲ့စည်းမှုဒေတာကို စီမံခန့်ခွဲပုံတို့ကို ဖော်ပြထားပါသည်။

MSS DDR ထိန်းချုပ်ရေး မှတ်ပုံတင်မှုများ
MSS DDR Controller တွင် runtime တွင် configure လုပ်ရန် လိုအပ်သည့် မှတ်ပုံတင်အစုတစ်ခု ရှိသည်။ ဤစာရင်းအင်းများအတွက် ဖွဲ့စည်းမှုတန်ဖိုးများသည် DDR မုဒ်၊ PHY အကျယ်၊ ဆက်တိုက်မုဒ် နှင့် ECC ကဲ့သို့သော မတူညီသော ကန့်သတ်ဘောင်များကို ကိုယ်စားပြုသည်။ DDR ထိန်းချုပ်မှုပုံစံဖွဲ့စည်းပုံ မှတ်ပုံတင်မှုများအကြောင်း အပြည့်အစုံအသေးစိတ်အတွက် SmartFusion2 SoC FPGA မြန်နှုန်းမြင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်ကို ကိုးကားပါ။
MDDR Registers Configuration
သင်၏ DDR Memory နှင့် အပလီကေးရှင်းနှင့် ကိုက်ညီသော ဘောင်များကို ထည့်သွင်းရန် Memory Initialization (ပုံ 2-1၊ ပုံ 2-2၊ နှင့် ပုံ 2-3) နှင့် Memory Timing (Figure 2-4) tabs ကို အသုံးပြုပါ။ ဤတက်ဘ်များတွင် သင်ထည့်သွင်းထားသော တန်ဖိုးများကို သင့်လျော်သော မှတ်ပုံတင်တန်ဖိုးများထံ အလိုအလျောက် ဘာသာပြန်ပါသည်။ သတ်မှတ်ထားသော ကန့်သတ်ဘောင်တစ်ခုကို သင်နှိပ်လိုက်သောအခါ၊ ၎င်း၏သက်ဆိုင်ရာ မှတ်ပုံတင်ခြင်းကို မှတ်ပုံတင်ခြင်းဖော်ပြချက်အကန့်တွင် ဖော်ပြသည် (စာမျက်နှာ 1 ရှိ ပုံ 1-4 တွင် အောက်ပိုင်း)။
Memory စတင်ခြင်း
Memory Initialization တက်ဘ်သည် သင်၏ LPDDR/DDR2/DDR3 အမှတ်တရများကို အစပြုလိုသော နည်းလမ်းများကို စီစဉ်သတ်မှတ်နိုင်စေပါသည်။ Memory Initialization တက်ဘ်ရှိ မီနူးနှင့် ရွေးချယ်စရာများသည် သင်အသုံးပြုသည့် DDR memory (LPDDR/DDR2/DDR3) အမျိုးအစားနှင့် ကွဲပြားသည်။ ရွေးချယ်စရာများကို ပြင်ဆင်သတ်မှတ်သည့်အခါ သင်၏ DDR Memory Data Sheet ကို ကိုးကားပါ။ တန်ဖိုးတစ်ခုကို သင်ပြောင်းလဲခြင်း သို့မဟုတ် ထည့်သွင်းသည့်အခါ၊ မှတ်ပုံတင်ခြင်းဖော်ပြချက်အကန့်သည် သင့်အား မှတ်ပုံတင်ခြင်းအမည်နှင့် အပ်ဒိတ်လုပ်ထားသော မှတ်ပုံတင်တန်ဖိုးကို ပေးပါသည်။ မမှန်ကန်သောတန်ဖိုးများကို သတိပေးချက်များအဖြစ် အလံပြထားသည်။ ပုံ 2-1၊ ပုံ 2-2 နှင့် ပုံ 2-3 သည် LPDDR၊ DDR2 နှင့် DDR3 အတွက် ကနဦးသတ်မှတ်ခြင်းတက်ဘ်ကို အသီးသီးပြသထားသည်။

• Timing Mode – 1T သို့မဟုတ် 2T Timing mode ကို ရွေးပါ။ 1T (မူလမုဒ်) တွင် DDR ထိန်းချုပ်ကိရိယာသည် နာရီစက်ဝန်းတိုင်းတွင် အမိန့်အသစ်တစ်ခုထုတ်ပေးနိုင်သည်။ 2T အချိန်ချိန်ကိုက်မုဒ်တွင်၊ DDR ထိန်းချုပ်သူသည် နာရီနှစ်ပတ်အတွက် တရားဝင်လိပ်စာနှင့် အမိန့်ပေးဘတ်စ်ကို ကိုင်ဆောင်ထားသည်။ ၎င်းသည် နာရီနှစ်လုံးလျှင် ဘတ်စ်ကား၏ စွမ်းဆောင်ရည်ကို လျှော့ချပေးသော်လည်း ၎င်းသည် သတ်မှတ်ချိန်နှင့် ထိန်းထားချိန်ကို နှစ်ဆတိုးစေသည်။
• Partial-Array Self Refresh (LPDDR သာ)။ ဤအင်္ဂါရပ်သည် LPDDR အတွက် ပါဝါချွေတာရန်ဖြစ်သည်။
  ကိုယ်တိုင်ပြန်လည်ဆန်းသစ်မှုပြုလုပ်နေစဉ်အတွင်း မမ်မိုရီပမာဏကို ပြန်လည်စတင်ရန်အတွက် ထိန်းချုပ်ကိရိယာအတွက် အောက်ပါတို့မှ တစ်ခုကို ရွေးပါ-
  အပြည့်အစုံ- ဘဏ်များ 0၊ 1,2၊3၊ နှင့် XNUMX
  - တစ်ဝက်ခင်း- ဘဏ်များ 0 နှင့် 1
  - လေးပုံတစ်ပုံခင်းကျင်း- ဘဏ် 0
  – ရှစ်ခုမြောက် အခင်းအကျင်း- အတန်းလိပ်စာ MSB=0 ပါသော ဘဏ် 0
  – တစ်ဆယ့်ခြောက်ခုမြောက် အခင်းအကျင်း- အတန်းလိပ်စာ MSB နှင့် MSB-0 နှစ်ခုလုံးသည် 1 နှင့် ညီမျှသော ဘဏ် 0။
  အခြားရွေးချယ်စရာများအားလုံးအတွက်၊ ရွေးချယ်စရာများကို သင် configure လုပ်သောအခါ သင်၏ DDR Memory Data Sheet ကို ကိုးကားပါ။
  

မှတ်ဉာဏ်အချိန်ကာလ
ဤတက်ဘ်သည် သင့်အား Memory Timing parameters များကို configure လုပ်ခွင့်ပေးသည်။ Memory Timing parameters များကို configure လုပ်သောအခါတွင် သင်၏ LPDDR/ DDR2/DDR3 memory ၏ Data Sheet ကို ကိုးကားပါ။
တန်ဖိုးတစ်ခုကို သင်ပြောင်းလဲခြင်း သို့မဟုတ် ထည့်သွင်းသည့်အခါ၊ မှတ်ပုံတင်ခြင်းဖော်ပြချက်အကန့်သည် သင့်အား မှတ်ပုံတင်ခြင်းအမည်နှင့် အပ်ဒိတ်လုပ်ထားသော မှတ်ပုံတင်တန်ဖိုးကို ပေးပါသည်။ မမှန်ကန်သောတန်ဖိုးများကို သတိပေးချက်များအဖြစ် အလံပြထားသည်။

DDR ဖွဲ့စည်းမှုပုံစံကို ထည့်သွင်းခြင်း။ Files
Memory Initialization and Timing tabs ကို အသုံးပြု၍ DDR Memory parameters များကို ထည့်သွင်းခြင်းအပြင်၊ သင်သည် DDR register values ​​များကို တစ်ခုမှ တင်သွင်းနိုင်သည်။ file. ထိုသို့ပြုလုပ်ရန်၊ တင်သွင်းဖွဲ့စည်းမှုပုံစံခလုတ်ကို နှိပ်ပြီး စာသားသို့သွားပါ။ file DDR မှတ်ပုံတင်အမည်များနှင့် တန်ဖိုးများ ပါဝင်သည်။ ပုံ 2-5 သည် သွင်းကုန်ဖွဲ့စည်းပုံဆိုင်ရာ အထားအသိုကို ပြသည်။

မှတ်ချက် - GUI ကို အသုံးပြု၍ ၎င်းတို့ကို ထည့်သွင်းမည့်အစား မှတ်ပုံတင်တန်ဖိုးများကို တင်သွင်းရန် ရွေးချယ်ပါက၊ လိုအပ်သော မှတ်ပုံတင်တန်ဖိုးများအားလုံးကို သတ်မှတ်ရပါမည်။ အသေးစိတ်အချက်အလက်များအတွက် SmartFusion2 SoC FPGA မြန်နှုန်းမြင့် DDR Interfaces အသုံးပြုသူ၏လမ်းညွှန်ချက်ကို ကိုးကားပါ။

DDR ဖွဲ့စည်းမှုပုံစံကို ထုတ်ယူနေပါသည်။ Files
လက်ရှိစာရင်းသွင်းဖွဲ့စည်းမှုဒေတာကို စာသားတစ်ခုသို့လည်း တင်ပို့နိုင်သည်။ file. ဒီ file သင်တင်သွင်းခဲ့သော မှတ်ပုံတင်တန်ဖိုးများအပြင် ဤဒိုင်ယာလော့ဂ်တွင် သင်ထည့်သွင်းခဲ့သည့် GUI ကန့်သတ်ချက်များမှ တွက်ချက်ထားသည့် ဒေတာများပါရှိသည်။
DDR မှတ်ပုံတင်ဖွဲ့စည်းမှုတွင် သင်ပြုလုပ်ထားသော အပြောင်းအလဲများကို ပြန်ဖျက်လိုပါက၊ Restore Default ဖြင့် သင်ပြုလုပ်နိုင်ပါသည်။ ၎င်းသည် မှတ်ပုံတင်ထားသော ဖွဲ့စည်းမှုဒေတာအားလုံးကို ဖျက်ပစ်ပြီး ဤဒေတာကို ပြန်လည်တင်သွင်းရမည် သို့မဟုတ် ပြန်လည်ထည့်သွင်းရမည်ကို သတိပြုပါ။ ဒေတာကို ဟာ့ဒ်ဝဲ ပြန်လည်သတ်မှတ်မှုတန်ဖိုးများအဖြစ် ပြန်လည်သတ်မှတ်သည်။
ဒေတာထုတ်ပေးသည်။
ဖွဲ့စည်းမှုပုံစံကိုထုတ်လုပ်ရန် OK ကိုနှိပ်ပါ။ General၊ Memory Timing နှင့် Memory Initialization tabs များတွင် သင်၏ထည့်သွင်းမှုအပေါ် အခြေခံ၍ MDDR Configurator သည် DDR configuration registers များအားလုံးအတွက် တန်ဖိုးများကိုတွက်ချက်ပြီး ဤတန်ဖိုးများကို သင်၏ firmware ပရောဂျက်နှင့် simulation သို့ တင်ပို့ပါသည်။ file၎။ တင်ပို့သည်။ file အထားအသိုကို ပုံ ၂-၄ တွင် ပြထားသည်။

Firmware

SmartDesign ကို သင်ထုတ်လုပ်လိုက်သောအခါ အောက်ပါအတိုင်းဖြစ်သည်။ files ကို ထုတ်ပေးပါတယ်။ /firmware/ drivers_config/sys_config လမ်းညွှန်။ ဒါတွေ files သည် CMSIS Firmware Core ကို မှန်ကန်စွာ စုစည်းရန်နှင့် MSS အတွက် အရံဖွဲ့စည်းမှုဒေတာ နှင့် MSS အတွက် နာရီပုံစံဖွဲ့စည်းမှု အချက်အလက် အပါအဝင် သင့်လက်ရှိ ဒီဇိုင်းနှင့် ပတ်သက်သော အချက်အလက်များ ပါဝင်ရန် လိုအပ်ပါသည်။ ဒါတွေကို မပြင်ပါနဲ့။ fileသင်၏ root ဒီဇိုင်းကို ပြန်လည်ထုတ်ပေးသည့်အခါတိုင်း ၎င်းတို့ကို ပြန်လည်ဖန်တီးထားသောကြောင့် ၎င်းကို ကိုယ်တိုင်ပြုလုပ်ပါ။

• sys_config.c
• sys_config.h
•  sys_config_mddr_define.h – MDDR ဖွဲ့စည်းမှုဒေတာ။
• Sys_config_fddr_define.h – FDDR ဖွဲ့စည်းမှုဒေတာ။
•  sys_config_mss_clocks.h – MSS နာရီများ ဖွဲ့စည်းမှု

သရုပ်သကန်
သင်၏ MSS နှင့်ဆက်စပ်သော SmartDesign ကို ထုတ်လုပ်သောအခါ၊ အောက်ပါ သရုပ်သကန် files ကို ထုတ်ပေးပါတယ်။ /simulation လမ်းညွှန်-

•  test.bfm – ထိပ်တန်းအဆင့် BFM file SmartFusion2 MSS ၏ Cortex-M3 ပရိုဆက်ဆာကို ကျင့်သုံးသည့် မည်သည့် simulation တွင်မဆို ပထမဆုံး "ကွပ်မျက်ခြင်း" ဖြစ်သည်။ ၎င်းသည် ထိုအမိန့်အရ peripheral_init.bfm နှင့် user.bfm ကို လုပ်ဆောင်သည်။
•  peripheral_init.bfm – CMSIS ကို အတုယူသည့် BFM လုပ်ငန်းစဉ် ပါ၀င်သည် ၊ သင် main() လုပ်ထုံးလုပ်နည်း မဝင်မီ Cortex-M3 တွင် အလုပ်လုပ်သော: SystemInit() လုပ်ဆောင်ချက် ပါဝင်သည်။ ၎င်းသည် အခြေခံအားဖြင့် ဒီဇိုင်းတွင်အသုံးပြုသည့် အစွန်အဖျားများအတွက် မှန်ကန်သော အရံဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းသို့ ကော်ပီကူးပြီး အသုံးပြုသူသည် ဤအရံပစ္စည်းများကို အသုံးပြုနိုင်ကြောင်း အခိုင်အမာမပြောဆိုမီတွင် အဆင်သင့်ဖြစ်နေစေရန် အရံပစ္စည်းများအားလုံးကို စောင့်ဆိုင်းနေပါသည်။
• MDDR_init.bfm – သင်ထည့်သွင်းခဲ့သည့် MSS DDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းဒေတာ (အထက်ဖော်ပြပါ တည်းဖြတ်စာရင်းသွင်းခြင်း ဒိုင်ယာလော့ခ်ကို အသုံးပြု၍) DDR Controller မှတ်ပုံတင်များထဲသို့ ရေးသွင်းသည့် MSS DDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းဒေတာကို အတုယူလုပ်ဆောင်သည့် BFM ရေးသားသည့် ညွှန်ကြားချက်များ ပါရှိသည်။
• user.bfm – အသုံးပြုသူ အမိန့်ပေးချက်များ အတွက် ရည်ရွယ်သည်။ ဤတွင် သင့်ကိုယ်ပိုင် BFM command များကို ထည့်သွင်းခြင်းဖြင့် datapath ကို တုပနိုင်သည်။ file. ဤ၌ အမိန့်တော်များ file peripheral_init.bfm ပြီးသည်နှင့် "ကွပ်မျက်" လိမ့်မည်။

ကိုအသုံးပြုခြင်း။ files အပေါ်က configuration လမ်းကြောင်းကို အလိုအလျောက် simulated ဖြစ်ပါတယ်။ user.bfm ကို တည်းဖြတ်ရန်သာ လိုအပ်ပါသည်။ file datapath ကို အတုယူရန်။ test.bfm၊ peripheral_init.bfm သို့မဟုတ် MDDR_init.bfm ကို မတည်းဖြတ်ပါနှင့် files ဤကဲ့သို့ fileသင်၏ root ဒီဇိုင်းကို ပြန်လည်ဖန်တီးသည့်အခါတိုင်း s ကို ပြန်လည်ဖန်တီးပါသည်။

MSS DDR ဖွဲ့စည်းမှုလမ်းကြောင်း
Peripheral Initialization solution သည် MSS DDR configuration register values ​​များကို သတ်မှတ်ခြင်းအပြင် MSS (FIC_2) ရှိ APB configuration data path ကို သင် configure ပြုလုပ်ရန်လိုအပ်ပါသည်။ SystemInit() လုပ်ဆောင်ချက်သည် FIC_2 APB အင်တာဖေ့စ်မှတစ်ဆင့် MDDR ဖွဲ့စည်းမှုဆိုင်ရာ မှတ်ပုံတင်ခြင်းသို့ အချက်အလက်များကို ရေးပေးသည်။
မှတ်ချက် - အကယ်၍ သင်သည် System Builder ကိုအသုံးပြုနေပါက ဖွဲ့စည်းမှုလမ်းကြောင်းကို သတ်မှတ်ပြီး အလိုအလျောက်ချိတ်ဆက်ပါ။

FIC_2 အင်တာဖေ့စ်ကို ပြင်ဆင်သတ်မှတ်ရန်-

1. MSS configurator မှ FIC_2 configurator dialog (ပုံ 2-7) ကိုဖွင့်ပါ။
2. Cortex-M3 ရွေးချယ်မှုကို အသုံးပြု၍ အရံပစ္စည်းများကို စတင်လုပ်ဆောင်ရန် ရွေးချယ်ပါ။
3. ၎င်းတို့ကို သင်အသုံးပြုနေပါက Fabric DDR/SERDES ဘလောက်များကဲ့သို့ MSS DDR ကို အမှန်ခြစ်ထားကြောင်း သေချာပါစေ။
4.  သင်၏ဆက်တင်များကိုသိမ်းဆည်းရန် OK ကိုနှိပ်ပါ။ ၎င်းသည် ပုံ 2-2 တွင်ပြထားသည့်အတိုင်း FIC_8 ဖွဲ့စည်းမှုအပေါက်များ (နာရီ၊ ပြန်လည်သတ်မှတ်ခြင်းနှင့် APB ဘတ်စ်ကားအင်တာဖေ့စ်များ) ကို ဖော်ထုတ်လိမ့်မည်။
5.  MSS ကိုထုတ်လုပ်ပါ။ FIC_2 ပေါက်များ (FIC_2_APB_MASTER, FIC_2_APB_M_PCLK နှင့် FIC_2_APB_M_RESET_N) တို့ကို ယခုအခါ MSS မျက်နှာပြင်တွင် ဖော်ထုတ်ထားပြီး CoreConfigP နှင့် CoreResetP တို့ကို Peripheral Initialization solution specification အရ ချိတ်ဆက်နိုင်ပါသည်။

CoreConfigP နှင့် CoreResetP cores များကို ပြင်ဆင်ခြင်းနှင့် ချိတ်ဆက်ခြင်းဆိုင်ရာ အပြည့်အစုံအသေးစိတ်အချက်အလက်များအတွက်၊ Peripheral Initialization အသုံးပြုသူလမ်းညွှန်ကို ကိုးကားပါ။

ဆိပ်ကမ်းဖော်ပြချက်

DDR PHY အင်တာဖေ့စ်
ဇယား 3-1 • DDR PHY အင်တာဖေ့စ်

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
MDDR_CAS_N	ထုတ်လိုက်	DRAM CASN
MDDR_CKE	ထုတ်လိုက်	DRAM CKE
MDDR_CLK	ထုတ်လိုက်	နာရီ၊ P ဘက်
MDDR_CLK_N	ထုတ်လိုက်	နာရီ၊ N ခြမ်း
MDDR_CS_N	ထုတ်လိုက်	DRAM CSN
MDDR_ODT	ထုတ်လိုက်	DRAM ODT
MDDR_RAS_N	ထုတ်လိုက်	DRAM RASN
MDDR_RESET_N	ထုတ်လိုက်	DDR3 အတွက် DRAM ပြန်လည်သတ်မှတ်ခြင်း။ LPDDR နှင့် DDR2 Interfaces အတွက် ဤအချက်ပြမှုကို လျစ်လျူရှုပါ။ LPDDR နှင့် DDR2 Interfaces အတွက် အသုံးမပြုကြောင်း အမှတ်အသားပြုပါ။
MDDR_WE_N	ထုတ်လိုက်	DRAM WEN
MDDR_ADDR[15:0]	ထုတ်လိုက်	ဒရမ်လိပ်စာများ
MDDR_BA[2:0]	ထုတ်လိုက်	ဒရမ်ဘဏ်လိပ်စာ
MDDR_DM_RDQS ([3:0]/[1:0]/[0])	INOUT	Dram Data Mask
MDDR_DQS ([3:0]/[1:0]/[0])	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – P ဘေးထွက်
MDDR_DQS_N ([3:0]/[1:0]/[0])	INOUT	ဒရမ်ဒေတာ Strobe အဝင်/အထွက် – N ခြမ်း
MDDR_DQ ([31:0]/[15:0]/[7:0])	INOUT	DRAM ဒေတာ အဝင်/အထွက်
MDDR_DQS_TMATCH_0_IN	IN	အချက်ပြမှုတွင် FIFO
MDDR_DQS_TMATCH_0_OUT	ထုတ်လိုက်	FIFO out signal
MDDR_DQS_TMATCH_1_IN	IN	အချက်ပြတွင် FIFO (32-ဘစ်သာ)
MDDR_DQS_TMATCH_1_OUT	ထုတ်လိုက်	FIFO out signal (32-bit သာ)
MDDR_DM_RDQS_ECC	INOUT	Dram ECC Data Mask
MDDR_DQS_ECC	INOUT	ဒရမ် ECC ဒေတာ Strobe အဝင်/အထွက် – P ခြမ်း
MDDR_DQS_ECC_N	INOUT	ဒရမ် ECC ဒေတာ Strobe အဝင်/အထွက် – N ခြမ်း
MDDR_DQ_ECC ([3:0]/[1:0]/[0])	INOUT	DRAM ECC ဒေတာ အဝင်/အထွက်
MDDR_DQS_TMATCH_ECC_IN	IN	အချက်ပြမှုတွင် ECC FIFO
MDDR_DQS_TMATCH_ECC_OUT	ထုတ်လိုက်	ECC FIFO out signal (32-bit သာ)

မှတ်ချက် - PHY အကျယ်ကို ရွေးချယ်မှုပေါ်မူတည်၍ အချို့သော ဆိပ်ကမ်းများအတွက် ဆိပ်ကမ်း width သည် ပြောင်းလဲပါသည်။ “[a:0]/ [b:0]/[c:0]” ဟူသော ဆိပ်ကမ်းများကို ရည်ညွှန်းရာတွင် “[a:0]” သည် 32-bit PHY အကျယ်ကို ရွေးချယ်သောအခါ ဆိပ်ကမ်းအကျယ်ကို ရည်ညွှန်းသည်။ , “[b:0]” သည် 16-bit PHY အကျယ်နှင့် သက်ဆိုင်ပြီး “[c:0]” သည် 8-bit PHY အကျယ်နှင့် သက်ဆိုင်သည်။

Fabric Master AXI Bus Interface
ဇယား 3-2 • Fabric Master AXI Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
DDR_AXI_S_AWREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ရေးပါ။
DDR_AXI_S_WREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ရေးပါ။
DDR_AXI_S_BID[3:0]	ထုတ်လိုက်	တုံ့ပြန်မှု ID
DDR_AXI_S_BRESP[1:0]	ထုတ်လိုက်	တုံ့ပြန်ရေးသားပါ။
DDR_AXI_S_BVALID	ထုတ်လိုက်	တုံ့ပြန်ချက်ကို မှန်ကန်ကြောင်း ရေးပါ။
DDR_AXI_S_ARREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ဖတ်ပါ။
DDR_AXI_S_RID[3:0]	ထုတ်လိုက်	ID ကိုဖတ်ပါ။ Tag
DDR_AXI_S_RRESP[1:0]	ထုတ်လိုက်	တုံ့ပြန်ချက်ကိုဖတ်ပါ။
DDR_AXI_S_RDATA[63:0]	ထုတ်လိုက်	အချက်အလက်ဖတ်ပါ။
DDR_AXI_S_RLAST	ထုတ်လိုက်	နောက်ဆုံးဖတ်ပါ ဤအချက်ပြမှုသည် ဆက်တိုက်ဖတ်ခြင်းတွင် နောက်ဆုံးလွှဲပြောင်းမှုကို ညွှန်ပြသည်။
DDR_AXI_S_RVALID	ထုတ်လိုက်	လိပ်စာ မှန်ကန်ကြောင်း ဖတ်ပါ။
DDR_AXI_S_AWID[3:0]	IN	လိပ်စာ ID ရေးပါ။
DDR_AXI_S_AWADDR[31:0]	IN	လိပ်စာရေးပါ။
DDR_AXI_S_AWLEN[3:0]	IN	အလျား
DDR_AXI_S_AWSIZE[1:0]	IN	ပေါက်ကွဲအရွယ်အစား
DDR_AXI_S_AWBURST[1:0]	IN	Burst အမျိုးအစား
DDR_AXI_S_AWLOCK[1:0]	IN	လော့ခ်အမျိုးအစား ဤအချက်ပြမှုသည် လွှဲပြောင်းခြင်း၏ အက်တမ်ဝိသေသလက္ခဏာများအကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးဆောင်သည်။
DDR_AXI_S_AWVALID	IN	လိပ်စာမှန်ကန်ကြောင်းရေးပါ။
DDR_AXI_S_WID[3:0]	IN	Data ID ကိုရေးပါ။ tag
DDR_AXI_S_WDATA[63:0]	IN	အချက်အလက်ရေးပါ။
DDR_AXI_S_WTRB[7:0]	IN	ဓားရေးထိုးပါ။
DDR_AXI_S_WLAST	IN	နောက်ဆုံးရေးပါ။
DDR_AXI_S_WVALID	IN	တရားဝင်အောင်ရေးပါ။
DDR_AXI_S_BREADY	IN	အဆင်သင့်ရေးပါ။
DDR_AXI_S_ARID[3:0]	IN	လိပ်စာ ID ကိုဖတ်ပါ။
DDR_AXI_S_ARADDR[31:0]	IN	လိပ်စာဖတ်ပါ။
DDR_AXI_S_ARLEN[3:0]	IN	အလျား
DDR_AXI_S_ARSIZE[1:0]	IN	ပေါက်ကွဲအရွယ်အစား
DDR_AXI_S_ARBURST[1:0]	IN	Burst အမျိုးအစား
DDR_AXI_S_ARLOCK[1:0]	IN	လော့ခ်အမျိုးအစား
DDR_AXI_S_ARVALID	IN	လိပ်စာ မှန်ကန်ကြောင်း ဖတ်ပါ။
DDR_AXI_S_RREADY	IN	လိပ်စာအဆင်သင့်ဖတ်ပါ။

ဇယား 3-2 • Fabric Master AXI Bus Interface (ဆက်ရန်)

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
DDR_AXI_S_CORE_RESET_N	IN	MDDR Global Reset
DDR_AXI_S_RMW	IN	64 ဘစ်လမ်းကြော၏ ဘိုက်အားလုံးသည် AXI လွှဲပြောင်းမှု၏ စည်းချက်အားလုံးအတွက် မှန်ကန်မှုရှိမရှိကို ညွှန်ပြသည်။ 0- စည်းချက်အားလုံးရှိ ဘိုက်အားလုံးသည် ဆက်တိုက် အကျုံးဝင်ကြောင်း ညွှန်ပြပြီး ထိန်းချုပ်သူသည် အမိန့်များကို ရေးသားရန် ပုံသေဖြစ်သင့်သည် 1- အချို့သောဘိုက်များသည် မမှန်ကန်ကြောင်း ညွှန်ပြပြီး ထိန်းချုပ်ကိရိယာသည် RMW အမိန့်များကို ပုံသေဖြစ်သင့်သည်။ ၎င်းကို AXI ရေးရန်လိပ်စာချန်နယ်ဘေးဘန်းအချက်ပြတစ်ခုအဖြစ် ခွဲခြားသတ်မှတ်ထားပြီး AWVALID အချက်ပြမှုဖြင့် အကျုံးဝင်သည်။ ECC ကိုဖွင့်ထားသောအခါမှသာအသုံးပြုသည်။

Fabric Master AHB0 Bus Interface
ဇယား 3-3 • Fabric Master AHB0 Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
DDR_AHB0_SHREADYOUT	ထုတ်လိုက်	AHBL slave သည် အဆင်သင့်ဖြစ်သည် - စာရေးရန် မြင့်မားသည့်အခါ MDDR သည် ဒေတာလက်ခံရန် အဆင်သင့်ဖြစ်ကြောင်း ညွှန်ပြပြီး ဖတ်ရှုမှုတစ်ခုအတွက် မြင့်မားသည့်အခါ ဒေတာသည် တရားဝင်ကြောင်း ညွှန်ပြသည်
DDR_AHB0_SHRESP	ထုတ်လိုက်	AHBL တုံ့ပြန်မှုအခြေအနေ - ငွေပေးငွေယူတစ်ခု၏အဆုံးတွင် မြင့်မားစွာမောင်းနှင်သောအခါ ငွေပေးငွေယူသည် အမှားအယွင်းများဖြင့် ပြီးဆုံးသွားကြောင်း ညွှန်ပြသည်။ အရောင်းအ၀ယ်တစ်ခု၏အဆုံးတွင် နိမ့်ကျသွားသောအခါ ငွေလွှဲမှုအောင်မြင်စွာပြီးမြောက်ကြောင်း ညွှန်ပြသည်။
DDR_AHB0_SHRDATA[31:0]	ထုတ်လိုက်	AHBL ဒေတာဖတ်ခြင်း - MDDR slave မှ data ကို fabric master သို့ဖတ်ပါ။
DDR_AHB0_SHSEL	IN	AHBL slave ကို ရွေးချယ်ခြင်း – အခိုင်အမာဆိုသောအခါ၊ MDDR သည် အထည် AHB ဘတ်စ်ကားပေါ်တွင် လက်ရှိရွေးချယ်ထားသော AHBL ကျွန်ဖြစ်သည်
DDR_AHB0_SHADDR[31:0]	IN	AHBL လိပ်စာ – AHBL မျက်နှာပြင်ပေါ်ရှိ ဘိုက်လိပ်စာ
DDR_AHB0_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB0_SHSIZE[1:0]	IN	AHBL လွှဲပြောင်းမှုအရွယ်အစား - လက်ရှိလွှဲပြောင်းမှုအရွယ်အစားကို ညွှန်ပြသည် (8/16/32 byte လွှဲပြောင်းမှုများသာ)
DDR_AHB0_SHTRANS[1:0]	IN	AHBL လွှဲပြောင်းမှုအမျိုးအစား - လက်ရှိငွေလွှဲမှုအမျိုးအစားကို ညွှန်ပြသည်။
DDR_AHB0_SHMASTLOCK	IN	AHBL လော့ခ်ချခြင်း - လက်ရှိလွှဲပြောင်းမှုသည် သော့ခတ်ထားသော အရောင်းအဝယ်၏ တစ်စိတ်တစ်ပိုင်းဖြစ်ကြောင်း အခိုင်အမာဆိုသည့်အခါ
DDR_AHB0_SHWRITE	IN	AHBL ရေးသည် - မြင့်မားလာသောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာရေးခြင်းဖြစ်သည် ။ နိမ့်သောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာဖတ်ခြင်းဖြစ်သည်ဟု ဖော်ပြသည်။
DDR_AHB0_S_HREADY	IN	AHBL အဆင်သင့် - မြင့်မားသောအခါ၊ MDDR သည် ငွေပေးငွေယူအသစ်တစ်ခုကို လက်ခံရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။
DDR_AHB0_S_HWDATA[31:0]	IN	AHBL ဒေတာရေးသားခြင်း - အထည်မာစတာမှဒေတာကို MDDR သို့ရေးပါ။

Fabric Master AHB1 Bus Interface
ဇယား 3-4 • Fabric Master AHB1 Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
DDR_AHB1_SHREADYOUT	ထုတ်လိုက်	AHBL slave သည် အဆင်သင့်ဖြစ်သည် - စာရေးရန် မြင့်မားသည့်အခါ MDDR သည် ဒေတာလက်ခံရန် အဆင်သင့်ဖြစ်ကြောင်း ညွှန်ပြပြီး ဖတ်ရှုမှုတစ်ခုအတွက် မြင့်မားသည့်အခါ ဒေတာသည် တရားဝင်ကြောင်း ညွှန်ပြသည်
DDR_AHB1_SHRESP	ထုတ်လိုက်	AHBL တုံ့ပြန်မှုအခြေအနေ - ငွေပေးငွေယူတစ်ခု၏အဆုံးတွင် မြင့်မားစွာမောင်းနှင်သောအခါ ငွေပေးငွေယူသည် အမှားအယွင်းများဖြင့် ပြီးဆုံးသွားကြောင်း ညွှန်ပြသည်။ အရောင်းအ၀ယ်တစ်ခု၏အဆုံးတွင် နိမ့်ကျသွားသောအခါ ငွေလွှဲမှုအောင်မြင်စွာပြီးမြောက်ကြောင်း ညွှန်ပြသည်။
DDR_AHB1_SHRDATA[31:0]	ထုတ်လိုက်	AHBL ဒေတာဖတ်ခြင်း - MDDR slave မှ data ကို fabric master သို့ဖတ်ပါ။
DDR_AHB1_SHSEL	IN	AHBL slave ကို ရွေးချယ်ခြင်း – အခိုင်အမာဆိုသောအခါ၊ MDDR သည် အထည် AHB ဘတ်စ်ကားပေါ်တွင် လက်ရှိရွေးချယ်ထားသော AHBL ကျွန်ဖြစ်သည်
DDR_AHB1_SHADDR[31:0]	IN	AHBL လိပ်စာ – AHBL မျက်နှာပြင်ပေါ်ရှိ ဘိုက်လိပ်စာ
DDR_AHB1_SHBURST[2:0]	IN	AHBL Burst Length
DDR_AHB1_SHSIZE[1:0]	IN	AHBL လွှဲပြောင်းမှုအရွယ်အစား - လက်ရှိလွှဲပြောင်းမှုအရွယ်အစားကို ညွှန်ပြသည် (8/16/32 byte လွှဲပြောင်းမှုများသာ)
DDR_AHB1_SHTRANS[1:0]	IN	AHBL လွှဲပြောင်းမှုအမျိုးအစား - လက်ရှိငွေလွှဲမှုအမျိုးအစားကို ညွှန်ပြသည်။
DDR_AHB1_SHMASTLOCK	IN	AHBL လော့ခ်ချခြင်း - လက်ရှိလွှဲပြောင်းမှုသည် သော့ခတ်ထားသော အရောင်းအဝယ်၏ တစ်စိတ်တစ်ပိုင်းဖြစ်ကြောင်း အခိုင်အမာဆိုသည့်အခါ
DDR_AHB1_SHWRITE	IN	AHBL ရေးသည် - မြင့်မားလာသောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာရေးခြင်းဖြစ်သည် ။ နိမ့်သောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာဖတ်ခြင်းဖြစ်သည်ဟု ဖော်ပြသည်။
DDR_AHB1_SHREADY	IN	AHBL အဆင်သင့် - မြင့်မားသောအခါ၊ MDDR သည် ငွေပေးငွေယူအသစ်တစ်ခုကို လက်ခံရန် အသင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။
DDR_AHB1_SHWDATA[31:0]	IN	AHBL ဒေတာရေးသားခြင်း - အထည်မာစတာမှဒေတာကို MDDR သို့ရေးပါ။

Soft Memory Controller မုဒ် AXI Bus Interface
ဇယား 3-5 • Soft Memory Controller မုဒ် AXI Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
SMC_AXI_M_WLAST	ထုတ်လိုက်	နောက်ဆုံးရေးပါ။
SMC_AXI_M_WVALID	ထုတ်လိုက်	တရားဝင်အောင်ရေးပါ။
SMC_AXI_M_AWLEN[3:0]	ထုတ်လိုက်	အလျား
SMC_AXI_M_AWBURST[1:0]	ထုတ်လိုက်	Burst အမျိုးအစား
SMC_AXI_M_BREADY	ထုတ်လိုက်	တုံ့ပြန်မှု အဆင်သင့်ဖြစ်နေပါပြီ။
SMC_AXI_M_AWVALID	ထုတ်လိုက်	လိပ်စာ မှန်ကန်ကြောင်း ရေးပါ။
SMC_AXI_M_AWID[3:0]	ထုတ်လိုက်	လိပ်စာ ID ရေးပါ။
SMC_AXI_M_WDATA[63:0]	ထုတ်လိုက်	Data ရေးပါ။
SMC_AXI_M_ARVALID	ထုတ်လိုက်	လိပ်စာ မှန်ကန်ကြောင်း ဖတ်ပါ။
SMC_AXI_M_WID[3:0]	ထုတ်လိုက်	Data ID ကိုရေးပါ။ tag
SMC_AXI_M_WSTRB[7:0]	ထုတ်လိုက်	ဓားရေးထိုးပါ။
SMC_AXI_M_ARID[3:0]	ထုတ်လိုက်	လိပ်စာ ID ကိုဖတ်ပါ။
SMC_AXI_M_ARADDR[31:0]	ထုတ်လိုက်	လိပ်စာဖတ်ပါ။
SMC_AXI_M_ARLEN[3:0]	ထုတ်လိုက်	အလျား
SMC_AXI_M_ARSIZE[1:0]	ထုတ်လိုက်	ပေါက်ကွဲအရွယ်အစား
SMC_AXI_M_ARBURST[1:0]	ထုတ်လိုက်	Burst အမျိုးအစား
SMC_AXI_M_AWADDR[31:0]	ထုတ်လိုက်	လိပ်စာရေးပါ။
SMC_AXI_M_RREADY	ထုတ်လိုက်	လိပ်စာအဆင်သင့်ဖတ်ပါ။
SMC_AXI_M_AWSIZE[1:0]	ထုတ်လိုက်	ပေါက်ကွဲအရွယ်အစား
SMC_AXI_M_AWLOCK[1:0]	ထုတ်လိုက်	လော့ခ်အမျိုးအစား ဤအချက်ပြမှုသည် လွှဲပြောင်းခြင်း၏ အက်တမ်ဝိသေသလက္ခဏာများအကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးဆောင်သည်။
SMC_AXI_M_ARLOCK[1:0]	ထုတ်လိုက်	လော့ခ်အမျိုးအစား
SMC_AXI_M_BID[3:0]	IN	တုံ့ပြန်မှု ID
SMC_AXI_M_RID[3:0]	IN	ID ကိုဖတ်ပါ။ Tag
SMC_AXI_M_RRESP[1:0]	IN	တုံ့ပြန်ချက်ကိုဖတ်ပါ။
SMC_AXI_M_BRESP[1:0]	IN	တုံ့ပြန်ရေးသားပါ။
SMC_AXI_M_AWREADY	IN	လိပ်စာအဆင်သင့်ရေးပါ။
SMC_AXI_M_RDATA[63:0]	IN	Data ဖတ်ပါ။
SMC_AXI_M_WREADY	IN	အဆင်သင့်ရေးပါ။
SMC_AXI_M_BVALID	IN	တုံ့ပြန်ချက်ကို မှန်ကန်ကြောင်း ရေးပါ။
SMC_AXI_M_ARREADY	IN	လိပ်စာအဆင်သင့်ဖတ်ပါ။
SMC_AXI_M_RLAST	IN	နောက်ဆုံးဖတ်ပါ ဤအချက်ပြမှုသည် ဆက်တိုက်ဖတ်ခြင်းတွင် နောက်ဆုံးလွှဲပြောင်းမှုကို ညွှန်ပြသည်။
SMC_AXI_M_RVALID	IN	အကျုံးဝင်အောင်ဖတ်ပါ။

Soft Memory Controller မုဒ် AHB0 Bus Interface
ဇယား 3-6 • Soft Memory Controller မုဒ် AHB0 Bus Interface

ဆိပ်ကမ်းအမည်	ဦးတည်ချက်	ဖော်ပြချက်
SMC_AHB_M_HBURST[1:0]	ထုတ်လိုက်	AHBL Burst Length
SMC_AHB_M_HTRANS[1:0]	ထုတ်လိုက်	AHBL လွှဲပြောင်းမှုအမျိုးအစား - လက်ရှိငွေလွှဲမှုအမျိုးအစားကို ညွှန်ပြသည်။
SMC_AHB_M_HMASTLOCK	ထုတ်လိုက်	AHBL လော့ခ်ချခြင်း - လက်ရှိလွှဲပြောင်းမှုသည် သော့ခတ်ထားသော အရောင်းအဝယ်၏ တစ်စိတ်တစ်ပိုင်းဖြစ်ကြောင်း အခိုင်အမာဆိုသည့်အခါ
SMC_AHB_M_HWRITE	ထုတ်လိုက်	AHBL ရေးသည် — မြင့်မားလာသောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာရေးခြင်းဖြစ်သည် ။ နိမ့်သောအခါတွင် လက်ရှိ ငွေပေးငွေယူသည် စာဖတ်ခြင်းဖြစ်သည်ဟု ဖော်ပြသည်။
SMC_AHB_M_HSIZE[1:0]	ထုတ်လိုက်	AHBL လွှဲပြောင်းမှုအရွယ်အစား - လက်ရှိလွှဲပြောင်းမှုအရွယ်အစားကို ညွှန်ပြသည် (8/16/32 byte လွှဲပြောင်းမှုများသာ)
SMC_AHB_M_HWDATA[31:0]	ထုတ်လိုက်	AHBL ဒေတာရေးသားခြင်း – MSS မာစတာမှ ဒေတာကို Soft Memory Controller ထည်သို့ ရေးပါ။
SMC_AHB_M_HADDR[31:0]	ထုတ်လိုက်	AHBL လိပ်စာ – AHBL မျက်နှာပြင်ပေါ်ရှိ ဘိုက်လိပ်စာ
SMC_AHB_M_HRESP	IN	AHBL တုံ့ပြန်မှုအခြေအနေ - ငွေပေးငွေယူတစ်ခု၏အဆုံးတွင် မြင့်မားစွာမောင်းနှင်သောအခါ ငွေပေးငွေယူသည် အမှားအယွင်းများဖြင့် ပြီးဆုံးသွားကြောင်း ညွှန်ပြသည်။ အရောင်းအ၀ယ်တစ်ခု၏အဆုံးတွင် နိမ့်ကျသွားသောအခါ ငွေလွှဲမှုအောင်မြင်စွာပြီးမြောက်ကြောင်း ညွှန်ပြသည်။
SMC_AHB_M_HRDATA[31:0]	IN	AHBL ဒေတာဖတ်ခြင်း – အထည်ပျော့ Memory Controller မှ ဒေတာကို MSS မာစတာသို့ ဖတ်ပါ။
SMC_AHB_M_HREADY	IN	AHBL အဆင်သင့် - High သည် AHBL ဘတ်စ်ကားသည် ငွေပေးငွေယူအသစ်တစ်ခုကို လက်ခံရန် အဆင်သင့်ဖြစ်နေပြီဟု ညွှန်ပြသည်။

ထုတ်ကုန်ပံ့ပိုးမှု

Microsemi SoC Products Group သည် ဖောက်သည်ဝန်ဆောင်မှု၊ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ၊ a webဆိုက်၊ အီလက်ထရွန်နစ်မေးလ်နှင့် ကမ္ဘာတစ်ဝှမ်းရှိ အရောင်းရုံးများ။ ဤနောက်ဆက်တွဲတွင် Microsemi SoC Products Group သို့ ဆက်သွယ်ခြင်းနှင့် ဤပံ့ပိုးကူညီမှုဝန်ဆောင်မှုများကို အသုံးပြုခြင်းဆိုင်ရာ အချက်အလက်များပါရှိသည်။
ဧည့်ဝန်ဆောင်မှု
ထုတ်ကုန်စျေးနှုန်း၊ ထုတ်ကုန်အဆင့်မြှင့်တင်မှု၊ အပ်ဒိတ်အချက်အလက်၊ မှာယူမှုအခြေအနေနှင့် ခွင့်ပြုချက်ကဲ့သို့သော နည်းပညာမဟုတ်သော ထုတ်ကုန်ပံ့ပိုးမှုအတွက် ဖောက်သည်ဝန်ဆောင်မှုကို ဆက်သွယ်ပါ။
မြောက်အမေရိကမှ 800.262.1060 ကိုခေါ်ဆိုပါ။
ကမ္ဘာတစ်ဝှမ်းမှ 650.318.4460 ကိုခေါ်ဆိုပါ။
Fax၊ ကမ္ဘာပေါ်ရှိ မည်သည့်နေရာမှမဆို၊ 650.318.8044
ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ
Microsemi SoC Products Group မှ ဝန်ထမ်းများသည် Microsemi SoC Products များနှင့်ပတ်သက်သော သင်၏ hardware၊ software နှင့် ဒီဇိုင်းမေးခွန်းများကို ဖြေဆိုပေးနိုင်သော ကျွမ်းကျင်သော အင်ဂျင်နီယာများဖြင့် ၎င်း၏ Customer Technical Support Center ကို ဆောင်ရွက်ပေးပါသည်။ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာသည် လျှောက်လွှာမှတ်စုများဖန်တီးခြင်း၊ ဘုံဒီဇိုင်းစက်ဝန်းမေးခွန်းများအတွက် အဖြေများ၊ သိပြီးသားပြဿနာများကို မှတ်တမ်းပြုစုခြင်းနှင့် FAQs အမျိုးမျိုးတို့ကို ဖန်တီးရာတွင် အချိန်များစွာပေးပါသည်။ ထို့ကြောင့် ကျွန်ုပ်တို့ကို မဆက်သွယ်မီ ကျွန်ုပ်တို့၏ အွန်လိုင်းအရင်းအမြစ်များကို ဝင်ရောက်ကြည့်ရှုပါ။ သင့်မေးခွန်းများကို ကျွန်ုပ်တို့ဖြေပြီးဖြစ်ဖွယ်ရှိသည်။
နည်းပညာနှင့်ပတ်သက်သောအထောက်အပံ့
Microsemi SoC ထုတ်ကုန်ပံ့ပိုးမှုအတွက်၊ သွားရောက်ကြည့်ရှုပါ။ http://www.microsemi.com/products/fpga-soc/design-support/fpga-soc-support.
Website
Microsemi SoC Products Group ပင်မစာမျက်နှာတွင် နည်းပညာနှင့် နည်းပညာမဟုတ်သော အချက်အလက်မျိုးစုံကို သင်ရှာဖွေနိုင်သည် www.microsemi.com/soc.
ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာကို ဆက်သွယ်ခြင်း။
နည်းပညာပံ့ပိုးမှုစင်တာမှ ကျွမ်းကျင်သော အင်ဂျင်နီယာများ ဝန်ထမ်းများ။ နည်းပညာပံ့ပိုးမှုစင်တာကို အီးမေးလ်ဖြင့် သို့မဟုတ် Microsemi SoC ထုတ်ကုန်အုပ်စုမှတစ်ဆင့် ဆက်သွယ်နိုင်သည်။ website.
အီးမေးလ်
သင်၏နည်းပညာဆိုင်ရာမေးခွန်းများကို ကျွန်ုပ်တို့၏အီးမေးလ်လိပ်စာသို့ ဆက်သွယ်နိုင်ပြီး အီးမေးလ်၊ ဖက်စ် သို့မဟုတ် ဖုန်းဖြင့် ပြန်လည်ဖြေကြားနိုင်သည်။ ထို့အပြင် သင့်တွင် ဒီဇိုင်းပြဿနာများရှိပါက သင့်ဒီဇိုင်းကို အီးမေးလ်ပို့နိုင်ပါသည်။ files အကူအညီရယူရန်။ ကျွန်ုပ်တို့သည် တစ်နေ့တာလုံး အီးမေးလ်အကောင့်ကို အဆက်မပြတ် စောင့်ကြည့်နေပါသည်။ သင့်တောင်းဆိုချက်ကို ကျွန်ုပ်တို့ထံ ပေးပို့သည့်အခါ၊ သင့်တောင်းဆိုချက်ကို ထိရောက်စွာလုပ်ဆောင်ရန်အတွက် သင့်အမည်အပြည့်အစုံ၊ ကုမ္ပဏီအမည်နှင့် သင်၏ဆက်သွယ်ရန်အချက်အလက်များကို ထည့်သွင်းရန်သေချာပါစေ။
နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှု အီးမေးလ်လိပ်စာ ဖြစ်ပါ သည်။ soc_tech@microsemi.com.
ငါ့ကိစ္စများ
Microsemi SoC Products Group သုံးစွဲသူများသည် My Cases သို့သွားခြင်းဖြင့် နည်းပညာဆိုင်ရာကိစ္စရပ်များကို အွန်လိုင်းတွင် တင်သွင်းနိုင်ပြီး ခြေရာခံနိုင်ပါသည်။
အမေရိကန်ပြင်ပ
US စံတော်ချိန်ပြင်ပတွင် အကူအညီလိုအပ်သော ဝယ်ယူသူများသည် အီးမေးလ်မှတဆင့် နည်းပညာဆိုင်ရာ အကူအညီကို ဆက်သွယ်နိုင်သည် (soc_tech@microsemi.com) သို့မဟုတ် ဒေသတွင်း အရောင်းရုံးသို့ ဆက်သွယ်ပါ။
အရောင်းရုံးစာရင်းများနှင့် ကော်ပိုရိတ်အဆက်အသွယ်များအတွက် ကျွန်ုပ်တို့အကြောင်း သွားရောက်ကြည့်ရှုပါ။
အရောင်းရုံးစာရင်းများကို ကြည့်ရှုနိုင်ပါသည်။ www.microsemi.com/soc/company/contact/default.aspx.
ITAR နည်းပညာပံ့ပိုးမှု
International Traffic in Arms Regulations (ITAR) မှ ထိန်းချုပ်ထားသော RH နှင့် RT FPGA ဆိုင်ရာ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှုအတွက် ကျွန်ုပ်တို့ထံ ဆက်သွယ်ပါ။ soc_tech_itar@microsemi.com. တနည်းအားဖြင့် My Cases အတွင်း ITAR drop-down list တွင် Yes ကိုရွေးပါ။ ITAR-ထိန်းညှိထားသော Microsemi FPGAs အပြည့်အစုံအတွက်၊ ITAR သို့ သွားပါ။ web စာမျက်နှာ။

Microsemi အကြောင်း
Microsemi ကော်ပိုရေးရှင်း (Nasdaq: MSCC) သည် ဆက်သွယ်ရေး၊ ကာကွယ်ရေးနှင့် လုံခြုံရေး၊ အာကာသယာဉ်နှင့် စက်မှုစျေးကွက်များအတွက် တစ်ပိုင်းလျှပ်ကူးပစ္စည်းနှင့် စနစ်ဆိုင်ရာ ဖြေရှင်းချက်များအတွက် ပြည့်စုံသောအစုစုကို ပေးပါသည်။ ထုတ်ကုန်များတွင် စွမ်းဆောင်ရည်မြင့်မားပြီး ဓာတ်ရောင်ခြည်-မာကျောသော analog ရောနှော-အချက်ပြပေါင်းစပ်ထားသော ဆားကစ်များ၊ FPGAs၊ SoCs နှင့် ASICs များ ပါဝင်သည်။ စွမ်းအင်စီမံခန့်ခွဲမှုထုတ်ကုန်များ; အချိန်နှင့် ထပ်တူပြုခြင်း ကိရိယာများနှင့် တိကျသော အချိန်ဖြေရှင်းချက်များ၊ အချိန်အတွက် ကမ္ဘာ့စံနှုန်းကို သတ်မှတ်ခြင်း၊ အသံဖြင့်လုပ်ဆောင်ခြင်းကိရိယာများ; RF ဖြေရှင်းချက်များ; သီးခြားအစိတ်အပိုင်းများ; လုပ်ငန်းသိုလှောင်မှုနှင့် ဆက်သွယ်ရေးဖြေရှင်းချက်များ၊ လုံခြုံရေးနည်းပညာများနှင့် အရွယ်ရောက်နိုင်သော ဆန့်ကျင်ဘက်amper ထုတ်ကုန်များ; အီသာနက်ဖြေရှင်းချက်များ; Power-over-Ethernet IC နှင့် midspans; အပြင် စိတ်ကြိုက် ဒီဇိုင်း စွမ်းဆောင်ရည် နှင့် ဝန်ဆောင်မှုများ။ Microsemi သည် ကယ်လီဖိုးနီးယားပြည်နယ် Aliso Viejo တွင် ရုံးချုပ်ရှိပြီး တစ်ကမ္ဘာလုံးတွင် ဝန်ထမ်းပေါင်း 4,800 ခန့်ရှိသည်။ တွင်ပိုမိုလေ့လာပါ။ www.microsemi.com.
Microsemi သည် ဤနေရာတွင်ပါရှိသော အချက်အလက် သို့မဟုတ် ၎င်း၏ ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများ၏ သင့်လျော်မှုနှင့်ပတ်သက်၍ အာမခံခြင်း၊ ကိုယ်စားပြုခြင်း သို့မဟုတ် အာမခံပေးခြင်းတို့ကို မလုပ်ဆောင်ဘဲ၊ Microsemi သည် အက်ပ်လီကေးရှင်း သို့မဟုတ် ထုတ်ကုန် သို့မဟုတ် ဆားကစ်အသုံးပြုမှုမှ ဖြစ်ပေါ်လာသည့် မည်သည့်တာဝန်ယူမှုကိုမျှ မယူပါ။ ဤနေရာတွင်ရောင်းချသောထုတ်ကုန်များနှင့် Microsemi မှရောင်းချသောအခြားထုတ်ကုန်များသည် အကန့်အသတ်ဖြင့်စမ်းသပ်ခြင်းခံရပြီး mission-critical equipment သို့မဟုတ် applications များနှင့်တွဲ၍အသုံးမပြုသင့်ပါ။ မည်သည့် စွမ်းဆောင်ရည် သတ်မှတ်ချက်များကိုမဆို ယုံကြည်စိတ်ချရသည်ဟု ယူဆသော်လည်း အတည်မပြုနိုင်သေးဘဲ၊ ဝယ်သူသည် ထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်နှင့် အခြားစမ်းသပ်မှုအားလုံးကို တစ်ခုတည်းနှင့် သို့မဟုတ် အဆုံးစွန်ထုတ်ကုန်များတွင် ထည့်သွင်းပြီး ပြီးမြောက်ရပါမည်။ ဝယ်သူသည် Microsemi မှပေးသော မည်သည့်ဒေတာနှင့် စွမ်းဆောင်ရည်သတ်မှတ်ချက်များ သို့မဟုတ် ကန့်သတ်ချက်များအပေါ် အားကိုးမည်မဟုတ်ပါ။ မည်သည့်ထုတ်ကုန်များ၏ သင့်လျော်မှုကို လွတ်လပ်စွာဆုံးဖြတ်ရန်နှင့် အလားတူစမ်းသပ်စစ်ဆေးရန်မှာ ဝယ်သူ၏တာဝန်ဖြစ်သည်။ ဤနေရာတွင် Microsemi မှ ပံ့ပိုးပေးသော အချက်အလက်သည် "ရှိနေသည့်အတိုင်း၊ မည်သည့်နေရာတွင် ရှိနေသည်" နှင့် ချို့ယွင်းချက်အားလုံးဖြင့် ပေးဆောင်ထားပြီး ထိုအချက်အလက်များနှင့် ဆက်စပ်နေသော အန္တရာယ် တစ်ခုလုံးသည် ဝယ်သူနှင့် လုံးလုံးလျားလျား ရှိနေပါသည်။ Microsemi သည် အဆိုပါအချက်အလက်ကိုယ်တိုင် သို့မဟုတ် ယင်းအချက်အလက်များနှင့်ပတ်သက်၍ ဖော်ပြထားသည့် မည်သည့် မူပိုင်ခွင့်အခွင့်အရေးများ၊ လိုင်စင်များ သို့မဟုတ် အခြား IP အခွင့်အရေးများကို မည်သည့်ပါတီအားမဆို၊ အတိအလင်း သို့မဟုတ် သွယ်ဝိုက်စွာ ပေးအပ်ခြင်းမပြုပါ။ ဤစာရွက်စာတမ်းတွင် ပံ့ပိုးပေးထားသော အချက်အလက်များသည် Microsemi ၏ မူပိုင်ဖြစ်ပြီး၊ Microsemi သည် ဤစာရွက်စာတမ်းပါ အချက်အလက် သို့မဟုတ် ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကို အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ရန် အခွင့်အရေးကို လက်ဝယ်ရှိပါသည်။

Microsemi Corporate ရုံးချုပ်
One Enterprise, Aliso Viejo၊
, CA 92656 ယူအက်စ်အေ
USA အတွင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
အမေရိကန်ပြင်ပ- +1 ၇၃၆-၇၈၄-၆၀၉၄
အရောင်း- +1 ၇၃၆-၇၈၄-၆၀၉၄
Fax- +1 ၇၃၆-၇၈၄-၆၀၉၄
အီးမေးလ်- sales.support@microsemi.com

©2016 Microsemi ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Microsemi နှင့် Microsemi လိုဂိုများသည် Microsemi Corporation ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ အခြားကုန်အမှတ်တံဆိပ်များနှင့် ဝန်ဆောင်မှုအမှတ်အသားများအားလုံးသည် သက်ဆိုင်ရာပိုင်ရှင်များ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။

5-02-00377-5/11.16

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Microsemi SmartFusion2 MSS DDR Controller ဖွဲ့စည်းမှု [pdf] အသုံးပြုသူလမ်းညွှန် SmartFusion2 MSS DDR ထိန်းချုပ်မှုပုံစံဖွဲ့စည်းပုံ၊ SmartFusion2 MSS၊ DDR ထိန်းချုပ်မှုပုံစံဖွဲ့စည်းမှု၊ ထိန်းချုပ်ကိရိယာဖွဲ့စည်းမှု

ကိုးကား

• အသုံးပြုသူလက်စွဲ