v8.0 CoreFFT Fourier အသွင်ပြောင်းခြင်း။

CoreFFT v8.0

သတ်မှတ်ချက်များ

• အရွယ်အစားများ ပြောင်းလဲခြင်း၊ အမှတ်များ- 32၊ 64၊ 128၊ 256၊ 512၊ 1024၊ 2048၊
  ၄၀၉၆၊ ၈၁၉၂ နှင့် ၁၆၃၈၄။
• In-Place FFT- ရှေ့နှင့်ပြောင်းပြန် FFT
• ထုတ်လွှင့်ခြင်း FFT- FFT ရှေ့နှင့်ပြောင်းပြန်
• ဒေတာဘစ်အကျယ်ကို ထည့်သွင်းခြင်း- နှစ်ခု၏ ဖြည့်စွက်မှု
• Twwiddle factor bit width- သဘာဝအထွက် sample order
• အဝင်/အထွက် ဒေတာဖော်မတ်- အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်အချက်
  အတိုင်းအတာ
• ကြိုတင်သတ်မှတ်ထားသော အတိုင်းအတာအချိန်ဇယား သို့မဟုတ် အတိုင်းအတာမသတ်မှတ်ပါ။
• ရွေးချယ်နိုင်သော အနည်းအကျဉ်း သို့မဟုတ် မမ်မိုရီစနစ်ပုံစံများ
• ထည့်သွင်းထားသော RAM-block အခြေပြု twiddle Look-up Table (LUT)
• Twiddle LUT ကို လန်းဆန်းစေရန် ပံ့ပိုးမှု
• သုံးစွဲသူအတွက် လွယ်ကူသော မျက်နှာပြင်ကို လွယ်ကူချောမွေ့စေရန် လက်ဆွဲနှုတ်ဆက်ခြင်း အချက်ပြမှုများ
  ပတ်လမ်း
• AXI4 လွှင့်ထုတ်သည့် အင်တာဖေ့စ်- မရှိပါ။
• ရှေ့သို့/ပြောင်းပြန် အသွင်ပြောင်းချိန်- လည်ပတ်ချိန်- ဟုတ်ပါသည်။

ထုတ်ကုန်အသုံးပြုမှု ညွှန်ကြားချက်များ

In-Place FFT

In-Place FFT အကောင်အထည်ဖော်မှုသည် Radix-2 ကို ပံ့ပိုးပေးသည်။
decimation-in-time အသွင်ပြောင်းခြင်း။ In-Place FFT ကို အသုံးပြုရန်၊ ဤအရာများကို လိုက်နာပါ။
ခြေလှမ်းများ-

1. ထည့်သွင်းမှု စည်းရိုး X(0), X(1),…, X(N-1) ကို စတင်ပါ။
2. အသွင်ပြောင်းသည့် အရွယ်အစားနှင့် အမှတ်ကို စီစဉ်သတ်မှတ်ပါ။
3. လိုအပ်သလို ရှေ့သို့ သို့မဟုတ် ပြောင်းပြန် FFT လုပ်ဆောင်ချက်ကို လုပ်ဆောင်ပါ။
4. အသွင်ပြောင်းဒေတာကို အထွက်အစီအစဥ်မှ ပြန်လည်ရယူပါ။

လွှင့် FFT

Streaming FFT အကောင်အထည်ဖော်မှုသည် Radix-22 ကို ပံ့ပိုးပေးသည်။
decimation-in-frequency အသွင်ပြောင်းခြင်း။ Streaming FFT ကိုအသုံးပြုရန်၊ လိုက်နာပါ။
ဤအဆင့်များ-

1. ထည့်သွင်းမှု စည်းရိုး X(0), X(1),…, X(N-1) ကို စတင်ပါ။
2. အသွင်ပြောင်းသည့် အရွယ်အစားနှင့် အမှတ်ကို စီစဉ်သတ်မှတ်ပါ။
3. လိုအပ်သလို ရှေ့သို့ သို့မဟုတ် ပြောင်းပြန် FFT လုပ်ဆောင်ချက်ကို လုပ်ဆောင်ပါ။
4. အသွင်ပြောင်းဒေတာကို အထွက်အစီအစဥ်မှ ပြန်လည်ရယူပါ။

အမြဲမေးလေ့ရှိသောမေးခွန်းများ

မေး- ဘယ်အသွင်ပြောင်းအရွယ်အစားကို ပံ့ပိုးပေးသလဲ။

A- CoreFFT သည် 32၊ 64၊ 128၊ 256၊
512၊ 1024၊ 2048၊ 4096၊ 8192၊ နှင့် 16384။

မေး- ထည့်သွင်းဒေတာဖော်မတ်က ဘာလဲ။

A- ထည့်သွင်းမှုဒေတာဖော်မတ်သည် နှစ်ခု၏ဖြည့်စွက်ချက်ဖြစ်သည်။

မေး- CoreFFT သည် FFT ရှေ့နှင့် ပြောင်းပြန်ကို ပံ့ပိုးပေးပါသလား။
စစ်ဆင်ရေး?

A- ဟုတ်ကဲ့၊ CoreFFT သည် ရှေ့နှင့်ပြောင်းပြန် FFT နှစ်မျိုးလုံးကို ပံ့ပိုးပေးသည်။
စစ်ဆင်ရေး။

CoreFFT v8.0
CoreFFT အသုံးပြုသူလမ်းညွှန်
နိဒါန်း
Fast Fourier transform (FFT) core သည် discrete Fourier transform ကိုတွက်ချက်ရန်အတွက် ထိရောက်သော Cooley-Turkey algorithm ကိုအကောင်အထည်ဖော်သည်။ CoreFFT ကို ဒစ်ဂျစ်တယ်ဆက်သွယ်ရေး၊ အသံ၊ တိုင်းတာမှု၊ ထိန်းချုပ်မှု၊ နှင့် ဇီဝဆေးပညာစသည့် ကျယ်ပြန့်သော အပလီကေးရှင်းများတွင် အသုံးပြုသည်။ CoreFFT သည် မြင့်မားသော ကန့်သတ်ချက်များ ပေးနိုင်သော၊ ဧရိယာ ထိရောက်မှုနှင့် စွမ်းဆောင်ရည်မြင့် MACC-based FFT ကို ပံ့ပိုးပေးပါသည်။ core ကို Verilog နှင့် VHDL ဘာသာစကားများဖြင့် ပြောင်းလဲခြင်း၏ Register Transfer Level (RTL) ကုဒ်အဖြစ် ရနိုင်ပါသည်။ ညီမျှခြင်း 1.N-ပွိုင့်ရှေ့သို့ FFT (N သည် အစီအစဥ်တစ်ခု၏ ပါဝါ 2 ဖြစ်ပါသည်) x(0), x(1),…, x(N-1) where, k = 0, 1… N-1
ညီမျှခြင်း 2.N-ပွိုင့်ပြောင်းပြန် FFT (N သည် အတွဲလိုက် X(2)၊ X(0)၊…၊ X(N-1) ရှိရာ၊ n = 1၊ 0… N-1
အရေးကြီးသည်- ပြောင်းပြန် FFT ကို လုပ်ဆောင်နေစဉ်၊ core သည် EQ 2 ၏ N ဖြင့် ပိုင်းခြားခြင်းကို သက်ရောက်မှု မရှိပါ။ (နှစ်ခု၏ ပါဝါဖြင့် ခွဲခြင်းသည် အသေးအဖွဲဖြစ်သောကြောင့်)။
အောက်ပါပုံသည် ဒေတာအရင်းအမြစ်တစ်ခု၊ FFT module နှင့် data sink ပါဝင်သည့် FFT အခြေခံစနစ်တစ်ခုကို သရုပ်ဖော်ထားသည်။ ပုံ 1. FFT-Based System Example

အင်္ဂါရပ်များ
CoreFFT သည် Radix-2 decimation-in-time in-place FFT နှင့် Radix-22 decimation-in-frequency streaming FFT အသွင်ပြောင်းအကောင်အထည်ဖော်မှုများကို ပံ့ပိုးပေးပါသည်။ အောက်ပါဇယားသည် အကောင်အထည်ဖော်မှုတစ်ခုစီအတွက် အဓိကအင်္ဂါရပ်များကို စာရင်းပြုစုထားသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0

ဇယား ၁။ အဓိကအင်္ဂါရပ်များ ပံ့ပိုးမှု

Feature Transform အရွယ်အစားများ၊ အမှတ်များ

နေရာ

လွှ

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024၊

၄၀၉၆၊ ၈၁၉၂ နှင့် ၁၆၃၈၄။

၃၊ ၄

မှတ်ချက်- 16384-pt FFT ကို RTG4TM၊ PolarFire®၊

နှင့် PolarFire SoC အစိတ်အပိုင်းများသာ။

FFT ရှေ့နှင့်ပြောင်းပြန်

ဟုတ်ကဲ့

ဒေတာဘစ်အကျယ်ကို ထည့်သွင်းပါ။

၂၃

Twigd factor bit width

၂၃

အဝင်/အထွက်ဒေတာ ဖော်မတ်

နှစ်ယောက်ရဲ့ အဖြည့်

သဘာဝအထွက် ၎ample order

ဟုတ်ကဲ့

အခြေအနေအလိုက် ပိတ်ဆို့ရေပေါ်အချက်

ဟုတ်ကဲ့

အတိုင်းအတာ

ကြိုတင်သတ်မှတ်ထားသော အတိုင်းအတာအချိန်ဇယား သို့မဟုတ် အတိုင်းအတာမရှိပါ

ရွေးချယ်နိုင်သော အနည်းအကျဉ်း သို့မဟုတ် ခံနိုင်ရည်ရှိသော မမ်မိုရီ ဟုတ်ကဲ့ ဖွဲ့စည်းမှုပုံစံများ

ထည့်သွင်းထားသော RAM-block အခြေခံ twiddle Yes Look-up Table (LUT)

Twiddle လန်းဆန်းမှုအတွက် ပံ့ပိုးမှု LUT ဟုတ်ကဲ့

အသုံးပြုသူပတ်လမ်းအတွက် လွယ်ကူသော Yes မျက်နှာပြင်ကို လွယ်ကူချောမွေ့စေရန် လက်ဆွဲနှုတ်ဆက်ခြင်း အချက်ပြမှုများ

AXI4 လွှင့်ထုတ်သည့် အင်တာဖေ့စ်

မရှိ

Run-time forward/inverse transform ပုံစံဖွဲ့စည်းမှု မရှိပါ။

Yes 8 32 Two's complement Optional No
ဟုတ်ကဲ့
မရှိ
ဟုတ်ကဲ့
မဟုတ်ဘူး ဟုတ်တယ်
ဟုတ်ကဲ့ ဟုတ်ကဲ့

ပံ့ပိုးထားသော မိသားစုများ
CoreFFT သည် အောက်ပါ FPGA မိသားစုများကို ပံ့ပိုးပေးသည်။ · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်
CoreFFT ကို အမြန်နှုန်း အဆင့် -2 ကို အသုံးပြု၍ SmartFusion2 M050S1 စက်တွင် အကောင်အထည် ဖော်ထားသည်။ အကောင်အထည်ဖော်မှုဒေတာ၏ အကျဉ်းချုပ်ကို 300. နောက်ဆက်တွဲ A- နေရာ၌ FFT စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်နှင့် 1. နောက်ဆက်တွဲ B- လွှင့်တင်ထားသော FFT စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
မာတိကာ
နိဒါန်း …………………………………………………………………………………………………………………………………… ..1 ထူးခြားချက်များ…………………………………………………………………………………………………………………………………… …….. 1 ထောက်ပံ့ထားသော မိသားစုများ ……………………………………………………………………………………………………………………… 2 စက်အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် ………………………………………………………………………………………….. ၂
1. Functional Description……………………………………………………………………………………………………………..4 ၁.၁။ ဗိသုကာရွေးချယ်စရာများ…………………………………………………………………………………………………………1.1 ၁.၂။ In-Place FFT………………………………………………………………………………………………………………………4 ၁.၃။ In-Place Memory Buffers ………………………………………………………………………………………………..1.2 ၁.၄။ လွှင့်တင်ခြင်း FFT…………………………………………………………………………………………………………….. ၇
2. အင်တာဖေ့စ်…………………………………………………………………………………………………………………………………… … ၁၂ ၂.၁။ In-Place FFT……………………………………………………………………………………………………………………….12 ၂.၂။ လွှင့်တင်ခြင်း FFT……………………………………………………………………………………………………………………… ၁၄
3. Timing Diagrams ……………………………………………………………………………………………………………………….. 20 ၃.၁။ In-Place FFT……………………………………………………………………………………………………………………….3.1 ၃.၂။ လွှင့်တင်ခြင်း FFT……………………………………………………………………………………………………………………… ၂၁
4. Tool Flow …………………………………………………………………………………………………………………………………… ..... ၂၃း၄.၁။ လိုင်စင်…………………………………………………………………………………………………………………………………… ၂၃ ၄.၂။ SmartDesign တွင် CoreFFT ပြင်ဆင်ခြင်း …………………………………………………………………………………. ၂၃း၄.၃။ သရုပ်သကန်စီးဆင်းမှုများ……………………………………………………………………………………………………………………… 23 ၄.၄။ ဒီဇိုင်းကန့်သတ်ချက်များ……………………………………………………………………………………………………………………… 4.1 ၄.၅။ Libero SoC တွင်ပေါင်းစပ်ခြင်း………………………………………………………………………………………………. 23 ၄.၆။ Libero SoC ရှိ နေရာနှင့် လမ်းကြောင်း……………………………………………………………………………………………..4.2
5. စနစ်ပေါင်းစည်းခြင်း……………………………………………………………………………………………………………………….. 26 ၅.၁ . In-Place FFT……………………………………………………………………………………………………………………….5.1 ၅.၂။ လွှင့်တင်ခြင်း FFT……………………………………………………………………………………………………………………… ၂၆
6. နောက်ဆက်တွဲ A- နေရာတွင် FFT ကိရိယာ အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် ………………………………………………………………… 28
7. နောက်ဆက်တွဲ B- လွှင့်တင်ခြင်း FFT ကိရိယာ အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် …………………………………………………………… 30
8. ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း……………………………………………………………………………………………………………………… ၃၂
Microchip FPGA ပံ့ပိုးမှု……………………………………………………………………………………………………………………… ၃၄
Microchip အချက်အလက် ……………………………………………………………………………………………………………………….. 34 Microchip Website …………………………………………………………………………………………………………..34 ထုတ်ကုန်ပြောင်းလဲမှု အသိပေးခြင်းဝန်ဆောင်မှု…… …………………………………………………………………………………. 34 သုံးစွဲသူပံ့ပိုးမှု……………………………………………………………………………………………………………………… 34 Microchip စက်များ ကုဒ် ကာကွယ်ရေးအင်္ဂါရပ် ……………………………………………………………………………….. ၃၄ ဥပဒေသတိပေးချက် ………………………………………. …………………………………………………………………………………………… 34 ကုန်အမှတ်တံဆိပ်များ……………………………………………… …………………………………………………………………………………. 35 အရည်အသွေးစီမံခန့်ခွဲမှုစနစ်…………………………………………………………………………………………………………။ 35 ကမ္ဘာတစ်ဝှမ်း အရောင်းနှင့်ဝန်ဆောင်မှု………………………………………………………………………………………………………….36

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description
1. Functional ဖော်ပြချက်
ဤကဏ္ဍသည် CoreFFT ၏ လုပ်ငန်းဆောင်တာ ဖော်ပြချက်အား ဖော်ပြသည်။
1.1 ဗိသုကာရွေးချယ်မှုများ
အသုံးပြုသူဖွဲ့စည်းပုံအပေါ်မူတည်၍ CoreFFT သည် အောက်ပါအသွင်ပြောင်းအကောင်အထည်ဖော်မှုများထဲမှ တစ်ခုကို ထုတ်ပေးသည်- · In-place FFT · Streaming FFT
1.2 In-Place FFT
ဗိသုကာရွေးချယ်မှုသည် N ရှုပ်ထွေးသောဒေတာ s ၏ဘောင်တစ်ခုကို တင်ဆောင်သည်။amples သည် ၎င်း၏နေရာတွင် RAM ရှိပြီး Radix-2 ပရိုဆက်ဆာတစ်ခုတည်းကို အသုံးပြု၍ ၎င်းတို့ကို ဆက်တိုက်လုပ်ဆောင်သည်။ ၎င်းသည် s တစ်ခုစီ၏ရလဒ်များကိုသိမ်းဆည်းထားသည်။tagin-place RAM တွင် e။ In-place FFT သည် streaming FFT ထက် ချစ်ပ်အရင်းအနှီးပိုနည်းသော်လည်း အသွင်ပြောင်းချိန်က ပိုရှည်သည်။ အောက်ပါပုံသည် in-ilace အသွင်ပြောင်းခြင်း၏ လုပ်ဆောင်ချက်ဆိုင်ရာ ပုံကြမ်းကို ပြသထားသည်။ ပုံ ၁-၁။ In-Place Radix-1 FFT Functional Block Diagram (အနိမ့်ဆုံးဖွဲ့စည်းမှု)

အဝင်နှင့်အထွက်ဒေတာကို အစစ်အမှန်နှင့် စိတ်ကူးယဉ်အစိတ်အပိုင်းများပါ၀င်သည့် 2 * WIDTH-bit စကားလုံးများအဖြစ် ကိုယ်စားပြုသည်။ အပိုင်းနှစ်ခုစလုံးသည် တစ်ခုစီ၏ WIDTH bits နှစ်ခု၏ ဖြည့်စွက်နံပါတ်များဖြစ်သည်။ module သည် N ရှုပ်ထွေးသောစကားလုံးများ၏ frame အရွယ်အစားဖြင့် data ၏ frames (bursts) ကို လုပ်ဆောင်သည်။ စီမံဆောင်ရွက်ရမည့်ဘောင်ကို in-place memory တွင် တင်ထားသည်။ မမ်မိုရီတွင် တူညီသော RAM ဘလောက်နှစ်ခုပါ၀င်သည်၊ တစ်ခုစီသည် N/2 ရှုပ်ထွေးသောစကားလုံးများကို သိမ်းဆည်းနိုင်သည်။ in-place memory သည် double bandwidth ကို ပံ့ပိုးပေးသည်။ ၎င်းသည် ရှုပ်ထွေးသော စကားလုံးနှစ်လုံးကို တစ်ပြိုင်နက်တည်း ဖတ်နိုင်ပြီး ရေးနိုင်သည်။ ပြီးတာနဲ့ N complex data က s ပါ။amples များကို မှတ်ဉာဏ်တွင် တင်ဆောင်ပြီး FFT တွက်ချက်မှုကို အလိုအလျောက် စတင်မည်ဖြစ်ပြီး တွက်ချက်မှုများအတွက် in-place memory ကို အသုံးပြုပါသည်။
in-place FFT တွက်ချက်မှုလုပ်ငန်းစဉ်သည် s ၏ sequence ဖြင့် ဖြစ်ပေါ်သည်။tages သည် s အရေအတွက်နှင့်tages သည် log2N နှင့် ညီမျှသည်။ ၎tage FFT data processing ၏ Radix-2 butterfly သည် in-place memory တွင်သိမ်းဆည်းထားသော data အားလုံးကိုဖတ်သည်၊ တစ်ကြိမ်လျှင် ရှုပ်ထွေးသောစကားလုံးနှစ်လုံး။ Read address generator နှင့်အတူ read switch (ပုံ 1-1 တွင်မပြထား) သည် FFT algorithm မှ လိုအပ်သော အစီစဥ်အတိုင်း သိမ်းဆည်းထားသော ဒေတာကို ရရှိရန် လိပ်ပြာအား ကူညီပေးပါသည်။ ဒေတာအပြင်၊ လိပ်ပြာသည် twiddle LUT မှ twiddle factor (sine/cosine coefficients) ကို ရရှိသည်။ လိပ်ပြာသည် စာရေးခလုတ်မှတစ်ဆင့် အလယ်အလတ်ရလဒ်များကို တည်နေရာမှတ်ဉာဏ်သို့ ရေးပေးသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description
နောက်ဆုံး ကွန်ပြူတာ ၎tage၊ in-place memory သည် အပြည့်အဝ ပြောင်းလဲထားသော data များကို သိမ်းဆည်းသည်။ အချက်ပြ READ_OUTP သည် အသက်ဝင်နေသဖြင့် module သည် N-word အသွင်ပြောင်းထားသော ဒေတာဘောင်ကို တစ်ကြိမ်လျှင် စကားလုံးတစ်လုံးတည်း ထုတ်ပြပေးပါသည်။ CoreFFT သည် FFT algorithm မှ လိုအပ်သော twiddle Factors များကို တွက်ချက်ပြီး twiddle LUT သို့ စာရေးသည်။ တပြိုင်နက်တည်း ကမ္ဘာလုံးဆိုင်ရာ ပြင်ဆင်သတ်မှတ်မှု NGRST ကို အတည်ပြုလိုက်သောအခါ ၎င်းသည် အလိုအလျောက် ပါဝါဖွင့်ခြင်းတွင် ဖြစ်ပေါ်ပါသည်။

1.3
1.3.1

In-Place Memory Buffers
ဤကဏ္ဍသည် CoreFFT ၏ In-Place Memory Buffers များကို ဖော်ပြသည်။
ပုံ 1-1 တွင်ပြထားသည့်အတိုင်း အနည်းငယ်မျှသာဖွဲ့စည်းမှုပုံစံသည် FFT အယ်လဂိုရီသမ်လိုအပ်သည့်နေရာ၌ RAM ပါရှိသောကြောင့် FFT ကို ပြီးမြောက်ရန် လုံလောက်ပါသည်။ သို့သော် အနည်းငယ်မျှသာ ဖွဲ့စည်းမှုပုံစံသည် လုပ်ငန်းစဉ် အင်ဂျင်ကို အချိန်တိုင်း အသုံးမပြုပါ။ ဆန့်ကျင်ဘက်အနေနှင့်၊ in-place memory တွင် data များကို loaded သို့မဟုတ် transformed data များဖတ်သွားသောအခါ၊ butterfly သည် ဘာမှမလုပ်ဘဲရှိနေပါသည်။ အောက်ပါပုံသည် FFT လည်ပတ်မှုအချိန်ဇယားကိုပြသသည်။ စက်ဝန်းတွင် အောက်ပါ အဆင့်သုံးဆင့် ပါဝင်ပါသည်။
· in-place RAM တွင် လတ်ဆတ်သော input data frame တစ်ခုကို ဒေါင်းလုဒ်လုပ်ပါ · အမှန်တကယ် အသွင်ပြောင်းခြင်းကို လုပ်ဆောင်ပါ · in-ilace RAM ကို ရှင်းထုတ်ရန်အတွက် အသွင်ပြောင်းခြင်းရလဒ်ကို အပ်လုဒ်လုပ်ပါ။
ပုံ ၁-၂။ အနိမ့်ဆုံး ဖွဲ့စည်းမှုပုံစံ FFT စက်ဝိုင်းအတွင်း

1.3.2

အနိမ့်ဆုံးဖွဲ့စည်းမှုတွင်၊ လိပ်ပြာသည် တွက်ချက်မှုအဆင့်တွင်သာ အလုပ်လုပ်သည်။ ဒေတာပေါက်ကြားမှုနှုန်းကို ခွင့်ပြုသောအခါ၊ အနိမ့်ဆုံးဖွဲ့စည်းမှုပုံစံသည် အကောင်းဆုံးစက်ပစ္စည်းအရင်းအမြစ်အသုံးချမှုကို ပံ့ပိုးပေးသည်။ အထူးသဖြင့်၊ ၎င်းသည် သိသာထင်ရှားသော RAM ပိတ်ဆို့ခြင်းများစွာကို သက်သာစေသည်။
Buffered Configuration လိပ်ပြာအသုံးပြုမှုကို တိုးတက်စေပြီး ပျမ်းမျှအသွင်ပြောင်းချိန်ကို လျှော့ချရန်အတွက် အပိုမှတ်ဉာဏ်ကြားခံများကို အသုံးပြုနိုင်သည်။ အောက်ပါပုံသည် buffered FFT block diagram ကိုပြသသည်။
ပုံ ၁-၃။ Buffered FFT Block Diagram

ကြားခံရွေးချယ်မှုတွင် ပင်ပေါင်ကြားခံစနစ်ကို အကောင်အထည်ဖော်ဆောင်သည့် တူညီသောနေရာ၌ မမ်မိုရီဘဏ်နှစ်ခုနှင့် အထွက်ကြားခံတစ်ခုရှိသည်။ ဘဏ်တစ်ခုစီသည် N ရှုပ်ထွေးသောစကားလုံးများကို သိမ်းဆည်းနိုင်ပြီး တစ်ကြိမ်လျှင် ရှုပ်ထွေးသောစကားလုံးနှစ်လုံးကို ဖတ်ရှုနိုင်သည်။ core state machine သည် ping-pong switching ကို ထိန်းချုပ်သည်၊ ထို့ကြောင့် ဒေတာရင်းမြစ်တစ်ခုသည် ဒေတာအသစ်လက်ခံရန် အဆင်သင့်ဖြစ်သည့် ကြားခံတစ်ခုသာ မြင်နိုင်သည်။ ဒေတာအသစ်ကို လက်မခံသော ကြားခံကို FFT အင်ဂျင်မှ နေရာတွင် RAM အဖြစ် အသုံးပြုသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description
ပင်ပေါင်ကြားခံဗိသုကာသည် FFT အင်ဂျင်၏စွမ်းဆောင်ရည်ကို တိုးစေသည်။ သွင်းသွင်းဘဏ်နှစ်ခုအနက် တစ်ခုသည် လက်ရှိ FFT တွက်ချက်မှုတွင် ပါဝင်နေသော်လည်း အခြားတစ်ခုသည် လာမည့်ထည့်သွင်းဒေတာဘောင်ကို ဒေါင်းလုဒ်လုပ်ရန် ရနိုင်ပါသည်။ ရလဒ်အနေဖြင့် FFT အင်ဂျင်သည် input ကြားခံအားဖြည့်ရန် ဒေတာအသစ်အတွက် စောင့်ဆိုင်းနေခြင်းမရှိပေ။ ဒေတာအရင်းအမြစ်ရှုထောင့်မှ၊ core သည် FFT တွက်ချက်မှုကာလအတွင်း မည်သည့်နေရာတွင်မဆို ဒေတာပေါက်ကြားမှုကို လက်ခံရရှိနိုင်ပါသည်။ အင်ဂျင်သည် လက်ရှိဒေတာဘောင်ကို အပြီးသတ်လုပ်ဆောင်ပြီး input buffer bank ကို အခြားသော data frame များဖြင့် ပြည့်သွားသောအခါ၊ state machine သည် ping-pong banks များကို လဲလှယ်ပြီး data load နှင့် computation ကို alternate memory banks များတွင် ဆက်လက်လုပ်ဆောင်နေပါသည်။
နောက်ဆုံး stagFFT တွက်ချက်မှု၏ e သည် ပြင်ပအစီအစဉ်ကို အသုံးပြုသည်။ FFT အင်ဂျင်သည် in-place memory မှ အလယ်အလတ်ဒေတာကို ဖတ်သော်လည်း output data buffer တွင် နောက်ဆုံးရလဒ်ကို ရေးသားသည်။ FFT အင်ဂျင်သည် ၎င်းတို့အား နောက်ဒေတာဘောင်၏ရလဒ်များဖြင့် အစားထိုးသည်အထိ နောက်ဆုံးရလဒ်များသည် အထွက်ကြားခံတွင် ရှိနေပါသည်။ ဒေတာလက်ခံသူရှုထောင့်မှ နောက်ဆုံး FFT မှလွဲ၍ အထွက်ဒေတာကို အချိန်မရွေးဖတ်ရှုနိုင်သည်tage.
buffered configuration FFT စက်ဝန်းအား အောက်ပါပုံတွင် ပြထားသည်။
ပုံ ၁-၄။ Buffered Configuration FFT Cycles

1.3.3

စက္ကန့်တိုင်းတွင် တိကျသောစကားလုံးအရှည်ထည့်သွင်းစဉ်းစားမှုများtagin-place FFT algorithm ၏ e၊ လိပ်ပြာသည် စက္ကန့် နှစ်ချက် ကြာသည်။ampin-place memory ထဲမှ les သည် processed s နှစ်ခုကို ပြန်ပေးသည်။ampတူညီသောမှတ်ဉာဏ်တည်နေရာများသို့ les ။ လိပ်ပြာတွက်ချက်မှုတွင် ရှုပ်ထွေးသော ပေါင်းခြင်း၊ ပေါင်းခြင်း၊ နှင့် နုတ်ခြင်းတို့ ပါဝင်ပါသည်။ ၎amples သည် s ထက် ဒေတာအကျယ် ပိုကြီးနိုင်သည်။amples သည် memory မှကောက်သည်။ ဒေတာများ လျှံထွက်မှု မရှိစေရန်အတွက် ကြိုတင်ကာကွယ်မှုများ ပြုလုပ်ရပါမည်။
လျှံကျမှုအန္တရာယ်ကို ရှောင်ရှားရန်အတွက် ပင်မသည် အောက်ပါနည်းလမ်းသုံးမျိုးထဲမှ တစ်ခုကို အသုံးပြုသည်-
· ထည့်သွင်းဒေတာ စကေးချဲ့ခြင်း · ခြွင်းချက်မရှိ ဘလောက်ရေပေါ်မှတ်ကို ချဲ့ထွင်ခြင်း · အခြေအနေအရ ပိတ်ဆို့ထားသော ဖောင်တင်စကေးချဲ့ခြင်း
Input Data Scaling- input data scaling သည် input data ကို ကြိုတင်ဆိုင်းငံ့ထားရန် လိုအပ်သည်။ampguard bits ဟုခေါ်သော အပိုဆိုင်းဘုတ်အလုံအလောက်ရှိသော les များ။ N-point FFT အတွက် ဖြစ်နိုင်ချေအများဆုံးဘစ်တိုးတက်မှုအတွက် လျော်ကြေးပေးရန် လိုအပ်သော guard bits အရေအတွက်သည် log2N + 1 ဖြစ်သည်။ ဥပမာ၊ample၊ သွင်းသွင်းတိုင်း samp256-point FFT ၏ le တွင် guard bit ကိုးခု ပါဝင်ရပါမည်။ ထိုသို့သောနည်းပညာသည် ထိရောက်သော FFT bit resolution ကို အလွန်လျှော့ချပေးသည်။
ခြွင်းချက်မရှိ Block Floating-Point ချဲ့ထွင်ခြင်း- FFT ဘစ်တိုးတက်မှုအတွက် လျော်ကြေးပေးရန် ဒုတိယနည်းလမ်းမှာ ဒေတာကို စက္ကန့်တိုင်းတွင် အချက်နှစ်ချက်ဖြင့် အတိုင်းအတာတစ်ခုအထိ လျှော့ချရန်ဖြစ်သည်။tagင ထို့ကြောင့်၊ နောက်ဆုံး FFT ရလဒ်များကို 1/N ၏အချက်တစ်ခုဖြင့် အတိုင်းအတာလျှော့ချသည်။ ဤချဉ်းကပ်နည်းကို unconditional block floating-point scaling ဟုခေါ်သည်။
ပထမ s တွင် ပြည့်လျှံခြင်းမှ ကာကွယ်ရန် input data ကို 2 factor ဖြင့် အတိုင်းအတာ လျှော့ချရန် လိုအပ်ပါသည်။tagင အဆက်ဆက် လျှံကျခြင်းမှ ကာကွယ်ရန်tages၊ core သည် ယခင် s တိုင်း၏ရလဒ်များကို လျှော့ချပေးသည်။tage သည် ဒေတာဘလောက်တစ်ခုလုံးကို ရွှေ့ခြင်းဖြင့် နှစ်ခု၏အချက်ဖြင့် e (လက်ရှိ s ၏ရလဒ်များအားလုံးtage) ညာဘက်သို့ တစ်စွန်းတစ်စ။ FFT တွက်ချက်မှုတွင် ဘစ်ပြောင်းခြင်းကြောင့် ဒေတာဆုံးရှုံးရသည့် ဘစ်စုစုပေါင်းအရေအတွက်သည် log2N ဖြစ်သည်။
ခြွင်းချက်မရှိ ပိတ်ဆို့ထားသော Floating-Point သည် input data scaling တွင်ကဲ့သို့ ဆုံးရှုံးသွားသော bit အရေအတွက် တူညီပါသည်။ သို့သော် FFT အင်ဂျင်သည် ပိုမိုတိကျသော input data ဖြင့် စတင်သောကြောင့် ၎င်းသည် ပိုမိုတိကျသောရလဒ်များကိုထုတ်ပေးပါသည်။
Conditional Block Floating-Point Scaling- အခြေအနေအလိုက် ပိတ်ဆို့ထားသော Floating Point အတိုင်းအတာတွင်၊ bit တိုးတက်မှု အမှန်တကယ် ဖြစ်ပေါ်မှသာ ဒေတာကို ရွှေ့ပေးပါသည်။ တစ်ခု သို့မဟုတ် တစ်ခုထက်ပိုသော လိပ်ပြာအထွက်များ ကြီးထွားလာပါက ဒေတာဘလောက်တစ်ခုလုံးကို ညာဘက်သို့ ရွှေ့သည်။ အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်မှတ်မော်နီတာသည် လိပ်ပြာထွက်ရှိမှုတိုင်းကို ကြီးထွားရန်အတွက် စစ်ဆေးသည်။ လိုအပ်ရင် ရွှေ့ပြောင်းပေးရပါမယ်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description
s တစ်ခုလုံးပြီးနောက်ဖျော်ဖြေခဲ့သည်။tagနောက် s ၏ထည့်သွင်းမှုတွင် e သည် ပြီးပြည့်စုံသည်။tage လိပ်ပြာ။ ဤနည်းပညာသည် အကန့်အသတ်ရှိသော စကားလုံးအရှည်ကြောင့် ဖြစ်ပေါ်လာသော ပုံပျက်ခြင်း (quantization noise) အနည်းဆုံးကို ပေးပါသည်။
Conditional Block Floating-Point မုဒ်တွင်၊ core သည် အမှန်တကယ် scaling factor ကို စိတ်ကြိုက်ရွေးချယ်နိုင်သည်။ ကန့်သတ်ချက် SCALE_EXP_ON ကို 1 ဟုသတ်မှတ်ပါက ၎င်းသည် ထိုသို့လုပ်ဆောင်သည်။ ထို့နောက် တွက်ချက်ထားသောအမှန်တကယ်အချက်သည် SCALE_EXP အပေါက်တွင် ပေါ်လာသည်။ အချက်သည် ရလဒ်များနှင့် သက်ဆိုင်သည့် FFT အင်ဂျင်၏ ညာဘက်အပြောင်းအရွှေ့အရေအတွက်ကို ကိုယ်စားပြုသည်။ ဟောင်းအတွက်ample၊ 4 (100) ၏ SCALE_EXP တန်ဖိုးသည် FFT ရလဒ်များကို ညာဘက်သို့ 4 bits ဖြင့် ရွှေ့ထားသည်ကို ဆိုလိုသည်။ ၎င်းကို 2SCALE_EXP = 16 ဖြင့် ပိုင်းခြားထားသည်။ အချက်ပြမှုသည် FFT ရလဒ်များနှင့် OUTP_READY ဖြစ်သည်ဟု အခိုင်အမာပြောဆိုနေချိန်တွင် မှန်ကန်ပါသည်။ အမှန်တကယ် CoreFFT ရလဒ်များကို အရွယ်အစားပြန်တိုင်းတာရန်၊ ဆိုလိုသည်မှာ ၎င်းတို့အား FFT ထုတ်ပေးမှုတိုင်းတွင် Floating Point အသွင်ပြောင်း bins များနှင့် နှိုင်းယှဉ်နိုင်စေရန်၊ample ကို 2SCALE_EXP ဖြင့် မြှောက်ရန် လိုအပ်သည်-
· FFT ရလဒ် (အစစ်အမှန်) = DATAO_RE*2SCALE_EXP · FFT ရလဒ် (စိတ်ကူးယဉ်) = DATAO_IM*2SCALE_EXP
အရေးကြီးသည်- စကေးထပ်ကိန်းဂဏန်းတွက်စက်ကို အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်မှတ်မုဒ်တွင်သာ ဖွင့်နိုင်သည်။

1.3.4

ပုံမှန်အားဖြင့် CoreFFT သည် အခြေအနေအရ ပိတ်ဆို့ထားသော ရေပေါ်အမှတ်စကေးကို အသုံးပြုရန် ပြင်ဆင်သတ်မှတ်ထားသည်။ အခြေအနေအရ ပိတ်ဆို့သည့် Floating-Point မုဒ်တွင်၊ ပထမအကြိမ်မတိုင်မီ လိုအပ်ပါက အချက်နှစ်ချက်ဖြင့် ထည့်သွင်းဒေတာကို စစ်ဆေးပြီး လိုအပ်ပါက အဆင့်နှိမ့်ချပေးသည်။tage.
အသွင်ပြောင်းချိန် FFT တွက်ချက်မှုသည် (N/2 + L) x log2N + 2 နာရီစက်ဝန်းကို ယူသည်၊ ၎င်းမှာ L သည် မန်မိုရီဘဏ်၊ ခလုတ်များနှင့် လိပ်ပြာတို့၏ ပေါင်းစည်းကြာချိန်ကို ကိုယ်စားပြုသည့် အကောင်အထည်ဖော်မှု သီးခြားကန့်သတ်ဘောင်တစ်ခုဖြစ်သည်။ L သည် အသွင်ပြောင်းအရွယ်အစား N ပေါ်တွင် မမူတည်ပါ။ ၎င်းသည် FFT ဘစ်ပုံရိပ်ကြည်လင်ပြတ်သားမှုပေါ်တွင်သာ မူတည်သည်။ L သည် ဘစ် resolution 10 မှ 8 တွင် 18 နှင့် ညီမျှပြီး L သည် 16 bit resolutions 19 မှ 32 တွင် ညီမျှသည်။ ဥပမာ၊ampလဲ့၊
· 256-point 16-bit FFT အတွက်
တွက်ချက်ချိန် = (256/2 + 10) x log2256 + 2 = 1106 နာရီအချိန်များ။
· 4096-point 24-bit FFT အတွက်
တွက်ချက်ချိန် = (4096/2 + 16) x log24096 + 2 = 24770 နာရီအချိန်များ။

1.3.5

Memory Implementation core သည် in-place memory၊ အခြားသော memory buffers နှင့် twiddle LUT ကိုအကောင်အထည်ဖော်ရန်အတွက် hard RAM blocks ကိုအသုံးပြုသည်။ FPGA များသည် hard RAM အမျိုးအစား နှစ်မျိုးဖြစ်သည်- ကြီးမားသော SRAM (LSRAM) နှင့် micro-RAM များ ပါဝင်သည်။ URAM_MAXDEPTH ကန့်သတ်ဘောင်ကို သတ်မှတ်ခြင်းဖြင့် မမ်မိုရီအကောင်အထည်ဖော်မှုကို ထိန်းချုပ်နိုင်သည်။ လိုအပ်သော အတိမ်အနက်သည် ကန့်သတ်တန်ဖိုးထက် မကျော်လွန်ပါက CoreFFT သည် micro-RAM များကို အသုံးပြုသည်။ ဟောင်းအတွက်ample၊ URAM_MAXDEPTH ကန့်သတ်ဘောင် 64 သည် လိုအပ်သောအနက်သည် POINTS/128 ဖြစ်သောကြောင့် မည်သည့် FFT အရွယ်အစားတွင်မဆို 2 မှတ်အထိ မိုက်ခရို-RAM များကို အသုံးပြုပါသည်။ ပါရာမီတာတန်ဖိုးကို 0 သို့သတ်မှတ်ခြင်းဖြင့် core ကို micro-RAMs များကို လုံးဝအသုံးမပြုစေရန် တားဆီးထားသောကြောင့် ၎င်းတို့ကို အခြားနေရာများတွင် အသုံးပြုနိုင်ပါသည်။
ကန့်သတ်ဘောင် URAM_MAXDEPTH သည် ပင်မအသုံးပြုသူ အင်တာဖေ့စ်မှတဆင့် ဝင်ရောက်နိုင်သည်။

1.4 လွှင့်တင်ခြင်း FFT
Streaming FFT သည် စဉ်ဆက်မပြတ် ရှုပ်ထွေးသော ဒေတာလုပ်ဆောင်ခြင်းကို ပံ့ပိုးပေးသည်၊ ရှုပ်ထွေးသော ထည့်သွင်းမှုဒေတာ s ကို ပံ့ပိုးပေးသည်။ample နာရီအချိန်အလိုက်။ streaming တည်ဆောက်မှုတွင် Radix-22 ပရိုဆက်ဆာများ၊ RAM ဘလောက်များနှင့် LUT များ streaming data အသွင်ပြောင်းခြင်းကို ပံ့ပိုးရန် လိုအပ်သလို အများအပြားရှိသည်။ အောက်ဖော်ပြပါပုံသည် 256-point streaming အသွင်ပြောင်းခြင်း၏ လုပ်ဆောင်ချက်ဆိုင်ရာ ပုံကြမ်းကို ပြသထားသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

ပုံ ၁-၅။ Streaming Radix-1 5-pt FFT Functional Block Diagram

CoreFFT v8.0
Functional Description

အဝင်နှင့်အထွက်ဒေတာကို အစစ်အမှန်နှင့် စိတ်ကူးယဉ်အစိတ်အပိုင်းများပါ၀င်သည့် (2 x DATA_BITS)-bit စကားလုံးများအဖြစ် ကိုယ်စားပြုသည်။ နှစ်ပိုင်းစလုံးသည် DATA_BITS ဘစ်တစ်ခုစီ၏ ဖြည့်စွက်နံပါတ်နှစ်ခုဖြစ်သည်။ မော်ဂျူးသည် N ရှုပ်ထွေးသောစကားလုံးများ၏ ပြောင်းလဲခြင်းအရွယ်အစားနှင့်ညီမျှသော ဖရိမ်အရွယ်အစားဖြင့် ဒေတာဘောင်များကို လုပ်ဆောင်သည်။ စီမံဆောင်ရွက်ရမည့်ဘောင်သည် ရှုပ်ထွေးသောဒေတာစကားလုံးများ၏ အစီအစဥ်အဖြစ် x(n) ထည့်သွင်းခြင်းသို့ ရောက်လာသည်၊ နာရီခြားနားချက်တစ်ခုလျှင် (2 x DATA_BITS)-bit စကားလုံးတစ်လုံး။ နောက်ဘောင်သည် လက်ရှိဘောင်တစ်ခု၏ နောက်ဆုံးဒေတာစကားလုံးပြီးနောက် သို့မဟုတ် မည်သည့်အချိန်တွင်မဆို နောက်ပိုင်းတွင် ချက်ချင်းစတင်နိုင်သည်။
အောက်ပါပုံသည်ရည်းစားဟောင်းကိုပြသည်ampဘောင် i+1 သည် ဘောင် i ကို ချက်ခြင်း လိုက်ပြီးနောက် နှင့် မထင်သလို ကွာဟပြီးနောက် ထွက်လာသော ဖရိန် i+2 ။ input data က sampဘောင်တစ်ခုအတွင်းရှိ les များသည် နာရီကြားကာလတိုင်းတွင် လာရမည်ဖြစ်သောကြောင့် N clock intervals အတိအကျကို ကြာရှည်ခံသည့်ဘောင်တစ်ခုဖြစ်သည်။ ထုတ်လွှင့်ခြင်းဆိုင်ရာ အယ်လဂိုရီသမ်နှင့် ဆက်စပ်နေသည့် သိသိသာသာ latency ရှိပါသည်။ အထွက်ဒေတာဘောင်များသည် တူညီသောအစီအစဉ်၊ နာရီနှုန်းနှင့် အထွက်ဘောင်များကြားတွင် တူညီသော ကွာဟချက် (ရှိလျှင်) ဖြင့် ပေါ်လာသည်၊၊ ထည့်သွင်းဘောင်များကြားရှိ တူညီသော ကွာဟချက်။
ပုံ ၁-၆။ လွှင့်တင်ခြင်း FFT ထည့်သွင်းခြင်းဒေတာဘောင်များ

၇၁၄၀၅ ၀.၀၃၅

FFT လိပ်ပြာအရေအတွက်သည် log2(N) နှင့် ညီမျှသောကြောင့် sတိုင်းtage သီးခြားလိပ်ပြာဖြင့် စီမံဆောင်ရွက်နေပါသည်။ ထို့ကြောင့် ၎tages သည် တဆက်တည်း လုပ်ဆောင်နေသည်။
CoreFFT သည် FFT algorithm မှ လိုအပ်သော twiddle Factors များကို တွက်ချက်သည်။ ပါဝါဖွင့်ချိန်တွင်၊ core သည် twiddle LUT များဖြစ်လာသည့် on-chip RAM များတွင် twiddle အချက်များအား အလိုအလျောက် အပ်လုဒ်လုပ်သည်။ ထိုသို့ဖြစ်လာစေရန် အသုံးပြုသူလုပ်ဆောင်ချက် မလိုအပ်ပါ။ အပ်လုဒ်တင်ခြင်းပြီးဆုံးသောအခါ၊ Core သည် RFS အချက်ပြမှုကို အသက်သွင်းပြီး core သည် FFT လုပ်ဆောင်ခြင်းစတင်ရန် အဆင်သင့်ဖြစ်နေပြီဟု ဒေတာရင်းမြစ်တစ်ခုအား အသိပေးသည်။ တစ်နာရီကျယ်သော အချက်ပြမှုကို REFRESH ထုတ်ပေးခြင်းဖြင့် LUT အကြောင်းအရာများကို အချိန်မရွေး ပြန်လည်စတင်နိုင်သည်။
လွှင့်တင်ခြင်း FFT Latency ထုတ်လွှင့်ခြင်း FFT latency ကို အသွင်ပြောင်းအရွယ်အစားအားဖြင့် အဓိကသတ်မှတ်ထားသည်။ N. အကောင်အထည်ဖော်မှုသည် FFT အရွယ်အစားနှင့် ဒေတာလမ်းကြောင်းဘစ်အကျယ်အပေါ် မူတည်ပြီး ပိုက်လိုင်းနှောင့်နှေးမှုများစွာကို ပေါင်းထည့်သည်။ တစ်နည်းအားဖြင့်၊ FFT ရလဒ်များသည် ဘစ်-ပြောင်းပြန်အထွက်များအတွက် N ဒေတာကြားကာလများထက် မနည်းသော ထည့်သွင်းဒေတာနှင့်ပတ်သက်၍ နှောင့်နှေးနေပါသည်။ မှာယူထားသော အထွက် ကြာချိန်သည် နှစ်ဆခန့် ပိုကြီးသည်။
လွှင့်တင်ခြင်း FFT Memory အကောင်အထည်ဖော်ခြင်း in-place ဗိသုကာကဲ့သို့ပင်၊ တိုက်ရိုက်လွှင့်ခြင်း FFT သည် လိုအပ်သော မှတ်ဉာဏ်များ၊ LUT များနှင့် နှောင့်နှေးသောလိုင်းများကို အကောင်အထည်ဖော်ရန် ခက်ခဲသော RAM တုံးများကို အသုံးပြုသည်။ URAM_MAXDEPTH ကန့်သတ်ဘောင်ကို သတ်မှတ်ခြင်းဖြင့် မမ်မိုရီအကောင်အထည်ဖော်မှုကို ထိန်းချုပ်နိုင်သည်။ မမ်မိုရီ၏အတိမ်အနက်သည် ကန့်သတ်တန်ဖိုးထက် မကျော်လွန်ပါက CoreFFT သည် micro RAM များကို အသုံးပြုသည်။ ဟောင်းအတွက်ample၊ URAM_MAXDEPTH ကန့်သတ်ဘောင် 128 သည် 128 နှင့်အောက် အနက်ရှိသော မှတ်ဉာဏ်များဖန်တီးရန် မိုက်ခရို-ရမ်များကို အသုံးပြုသည်။ ပါရာမီတာတန်ဖိုးကို 0 သို့သတ်မှတ်ခြင်းဖြင့် core အား အခြားနေရာတွင်အသုံးပြုနိုင်စေရန် micro RAM များကို လုံးဝအသုံးမပြုရန် တားဆီးသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description

1.4.3

Streaming FFT Output Data Words Order Radix-2 နှင့် Radix-22 FFT algorithms တို့မှရရှိသော အထွက်ရလဒ်များသည် bit-ပြောင်းပြန်အစီအစဥ်ဖြစ်သည်။
သို့သော်၊ in-place အကောင်အထည်ဖော်မှုသည် အတွင်းပိုင်း၌ s ကိုလုပ်ဆောင်သည်။ampအော်ဒါမှာတယ်။ ထို့ကြောင့် ပင်မသည် ရလဒ်များကို သဘာဝအတိုင်း ထုတ်ပေးသည်။ Streaming FFT သည် ဘစ်-ပြောင်းပြန်နှင့် သဘာဝ အထွက်အမိန့်များကို ပံ့ပိုးပေးသည်။ ဘစ်-ပြောင်းပြန်ရွေးချယ်မှုသည် ချစ်ပ်ရင်းမြစ်များကို အနည်းငယ်သာအသုံးပြုပြီး latency သေးငယ်သည်။

၇၁၄၀၅ ၀.၀၃၅

တိကျသောစကားလုံးအရှည်ထည့်သွင်းစဉ်းစားမှုများ ဤကဏ္ဍသည် CoreFFT ၏ အဆုံးစွန်သောစကားလုံးအရှည်ထည့်သွင်းစဉ်းစားမှုများကို ဖော်ပြသည်။

အတိုင်းအတာမသတ်မှတ်ထားသော နှင့် စကေးအချိန်ဇယားမုဒ်များ
လိပ်ပြာတွက်ချက်မှုတွင် ပေါင်းခြင်းနှင့် နုတ်ခြင်းတို့ ပါဝင်သည်။ ဤလုပ်ဆောင်ချက်များသည် လိပ်ပြာဒေတာ အကျယ်ကို သွင်းအားမှ အထွက်တစ်ခုအထိ တိုးလာစေနိုင်သည်။ လိပ်ပြာတိုင်း၊ BF2I သို့မဟုတ် BF2II (ပုံ 1-5 ကိုကြည့်ပါ) သည် ဒေတာအကျယ်အတွက် အပိုနည်းနည်းကို မိတ်ဆက်ပေးနိုင်သည်။ ထို့အပြင်၊ အမြှောက်များသည် ရလဒ်သို့ တစ်ဘစ်ကို ပေါင်းထည့်နိုင်သည်။ အလုံးစုံ ဖြစ်နိုင်ချေရှိသော ဘစ်တိုးတက်မှု = log2(N)+1 ဘစ်များ။ ဒေတာများ လျှံထွက်မှု မရှိစေရန်အတွက် ကြိုတင်ကာကွယ်မှုများ ပြုလုပ်ရပါမည်။

အလျှံပယ်ဖြစ်နိုင်ချေကို ရှောင်ရှားရန် သို့မဟုတ် လျှော့ချရန်အတွက် ပင်မသည် နည်းပညာနှစ်ခုထဲမှ တစ်ခုကို အသုံးပြုသည်-
· အဆင့်မသတ်မှတ်ထားသောမုဒ်သည် ဘစ်တိုးတက်မှုကို လိုက်လျောညီထွေဖြစ်စေရန် လုံလောက်သော ဒေတာလမ်းကြောင်းကို ကျယ်စေသည်။ ဒေတာလမ်းကြောင်းအကျယ်သည် s မှကြီးထွားလာသည်။tage to stage သည် algorithm bit တိုးတက်မှုကို အပြည့်အဝ လိုက်လျောညီထွေဖြစ်စေရန်၊ သို့မှသာ data overflow ဘယ်သောအခါမှ ဖြစ်မလာပါ။ အစစ်အမှန် သို့မဟုတ် စိတ်ကူးယဉ် output bit width သည် input တစ်ခုထက် log2(N)+1 bits ပိုကျယ်သည်။ ဒီဇိုင်းသည် လျှံကျနေသည့်နေရာမှ လုံးဝကင်းဝေးသည်။ view.
· ပြင်ဆင်သတ်မှတ်နိုင်သော စကေးအချိန်ဇယားနည်းစနစ်သည် သုံးစွဲသူအား လျှံကျစေနိုင်သော အလယ်အလတ်ရလဒ်တိုင်းကို ချဲ့ထွင်ခြင်း (အတိုချုံ့ခြင်း) ကို ထိန်းချုပ်ပေးပါသည်။ output bit width သည် input bit width နှင့် ညီမျှသည်။ ချဲ့ထွင်မှုအချိန်ဇယားသည် အမှန်တကယ်အောင်မြင်ရန် မလွယ်ကူသော အမှန်တကယ်တိုးတက်မှုနှုန်းနှင့် ကိုက်ညီမှသာ အဆိုပါနည်းပညာသည် ပြည့်လျှံနေပါသည်။ ချိန်ညှိနိုင်သော အတိုင်းအတာကို သတိထားချဉ်းကပ်ခြင်းသည် အပိုဆင်းစကေးကို မကြာခဏဖြစ်စေသည်။ သို့သော် အသွင်ပြောင်း signal ၏ သဘောသဘာဝသည် s အချို့ သို့မဟုတ် အားလုံးကို လွှမ်းခြုံခြင်းမှ ကင်းဝေးသည်ဟု သိထားလျှင်tagအကျယ်တဝင့်ချုံ့ခြင်းအား ချန်လှပ်ထားခြင်းမှာ နည်းပညာသည် signal-to-noise ratio နှင့် chip resource utilization ရှုထောင့်များမှ နှစ်မျိုးလုံးအကျိုးရှိသည်။ စကေးအချိန်ဇယားနည်းပညာအတွက် ပြင်ဆင်သတ်မှတ်လိုက်သောအခါတွင်၊ core သည် ပြည့်လျှံသွားပါက overflow အလံကိုထုတ်ပေးသည်။ Radix-22 လိပ်ပြာသည် 3-bit ကြီးထွားမှုကို မိတ်ဆက်ပေးနိုင်သည်- လိပ်ပြာများသည် BF2I၊ BF2II နှင့် မြှောက်ကိန်းတစ်ခုစီတွင် အနည်းငယ်ထည့်နိုင်သည်။ သို့သော် FFT s အားလုံးတွင် တစ်ခုတည်းသော အမြှောက်tages သည် bit ကိုထည့်နိုင်သည်။ ကြိုမသိရသေးတဲ့အတွက်tage ကိန်းဂဏန်းသည် အပိုဘစ်ကို လှုံ့ဆော်ပေးသည့် အချိန်တွင်၊ မစကေးမတင်သည့်မုဒ်ရှိ FFT အင်ဂျင်သည် ပထမ s မှစတင်သည့် ဘစ်ဖြင့် ဒေတာလမ်းကြောင်းကို ချဲ့ပေးသည်။tage.
စကေးအချိန်ဇယားနည်းစနစ်တွင် Radix-22 s တိုင်းtage သည် 3-bit တိုးတက်မှုကို မိတ်ဆက်ပေးနိုင်သည်။ ဒေတာလမ်းကြောင်း s အတွင်းရှိtage သည် လျော်ညီစွာ ကြီးထွားလာသည်၊ ဆိုလိုသည်မှာ stage output သည် s ထက် သုံးဘစ်ပိုကျယ်သည်။tage ထည့်သွင်းခြင်း။ အင်ဂျင်သည် s ပြီးနောက် အပိုဘစ်သုံးခုကို ဖြတ်တောက်သည်။tage ရလဒ်ကိုတွက်ချက်သည်၊ ဆိုလိုသည်မှာ s ဖြစ်သည်။tage output သည် နောက် s သို့မသွားရန် သုံးဘစ်ဖြင့် ဖြတ်သည်။tagင ထိုသို့သောချဉ်းကပ်မှုသည် ခွဲများကို ခန့်မှန်းရန် လိုအပ်မှုကို ဖယ်ရှားပေးသည်။tage ကို လျှော့ချရန် လိုအပ်သည်။
အောက်ပါဇယားသည် သီးခြား s တစ်ခုအတွက် 2-bit အချိန်ဇယားတန်ဖိုးပေါ်မူတည်၍ စကေးအချိန်ဇယားမုဒ်တွင် ဖြတ်တောက်ခံရသည့် bit သုံးခုကို ရှင်းပြသည်tage.

ဇယား ၁-၁။ Scale Schedule မုဒ်တွင် Extra Bits သုံးခုကို ဖြတ်တောက်ခြင်း။

ပေးထားသော Radix-22 S အတွက် စကေးဇယားtage

Core Cuts Out ကို ကိုက်သည်။

00

MSB သုံးခုကို ဖြတ်လိုက်ပါ။

01

MSB နှစ်ခုနှင့် LSB တစ်ဝိုင်းကို ဖြတ်ပါ။

10

MSB တစ်ခုကို ဖြတ်ပြီး LSB နှစ်ခုကို ပတ်လိုက်ပါ။

11

LSB သုံးခုလုံး

Radix-32 လိပ်ပြာများအပြင် Radix-128 လိပ်ပြာများအပြင် 512၊ 22 သို့မဟုတ် 2 အရွယ်အစား XNUMX၊ XNUMX သို့မဟုတ် XNUMX ၏ FFT/IFFT သည် Radix-XNUMX လိပ်ပြာတစ်ခုတည်းကို အသုံးပြုပါ။ နောက်ဆုံးလုပ်ဆောင်ခြင်း s နှင့်သက်ဆိုင်သည်။tage နှင့် အပိုနည်းနည်းကို ဖြတ်သည်။
core သည် စကေးအချိန်ဇယားမုဒ်တွင် ပြည့်လျှံမှုကို ထောက်လှမ်းမှုကို အလိုအလျောက် တောင်းဆိုပါသည်။ ပိုလျှံသောအလံ (OVFLOW_FLAG) သည် core မှ အမှန်တကယ် ပြည့်လျှံမှုကို တွေ့ရှိရသည်နှင့် တပြိုင်နက် ပေါ်လာသည်။ ပြည့်လျှံမှုကို တွေ့ရှိသည့် အထွက်ဘောင်တစ်ခု၏ အဆုံးအထိ အလံသည် တက်ကြွနေပါသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Functional Description

1.4.4.2

Unscaled Mode Input Bit Width ကန့်သတ်ချက်များ Unscaled mode သည် အများဆုံး input ကို ကန့်သတ်သည်ampcore ကကိုင်တွယ် le bit width ။ အောက်ပါဇယားသည် FFT အရွယ်အစားတိုင်းအတွက် အများဆုံးဘစ်အကျယ်များကို ဖော်ပြသည်။
ဇယား ၁-၂။ လွှင့်ထုတ်ခြင်း မပြုလုပ်ထားသော FFT Max Input Data Bit Width

FFT Size ၁၆

အများဆုံး ထည့်သွင်းမှု အကျယ် ၃၂

32

30

64

30

128

28

256

28

512

26

1024

26

2048

24

4096

24

1.4.4.3

စကေးအချိန်ဇယားကိုထည့်သွင်းခြင်း စကေးအချိန်ဇယားသည် FFT ထုတ်လွှင့်မှုတိုင်းအတွက် အရွယ်အစားလျှော့ချခြင်းအချက်ကို ခွဲခြားသတ်မှတ်သည်tagင Radix-22 s တိုင်းtage scaling factor ကို စကေးအချိန်ဇယား၏ သီးခြားဘစ်နှစ်ခုနှင့် Radix-2 s တို့က ထိန်းချုပ်ထားသည်။tage-power-of-four-four တွင်သုံးသော e ကို bit တစ်ခုတည်းဖြင့် ထိန်းချုပ်ထားသည်။ အောက်ပါပုံသည် ရည်းစားဟောင်းကို ပုံဖော်ထားသည်။amp1024-pt FFT အတွက် စကေးအချိန်ဇယား၏ သုံးစွဲသူမျက်နှာပြင်။ checkboxes တစ်စုံသည် သီးခြား Radix-22 s နှင့် သက်ဆိုင်ပါသည်။tage နှင့် downscaling factor နှစ်ခုကို တင်ပြသည်။ သီးခြား s တွင် အမှန်တကယ် လျှော့ချခြင်းအချက်tage ကို 22*Bit1+Bit0 အဖြစ် တွက်ချက်ပြီး အောက်ပါတန်ဖိုးများထဲမှ တစ်ခုကို ယူသည်- 1၊ 2၊ 4၊ 8။ အောက်ပါပုံတွင် ပြထားသော checkboxes များသည် binary scale အချိန်ဇယားတန်ဖိုး၏ 10 10 10 10 11 နှင့် သက်ဆိုင်ပါသည်။ ဤတန်ဖိုးသည် a ကို ဖော်ပြသည်။ လျှံကျမှုကို မဖြစ်စေသော ရှေးရိုးစွဲစကေးအချိန်ဇယား။
ပုံ ၁-၇။ စကေးအချိန်ဇယား အသုံးပြုသူမျက်နှာပြင်

အောက်ပါဇယားသည် လုံးဝဘေးကင်းသော FFT အရွယ်အစားတိုင်းအတွက် ရှေးရိုးစွဲစကေးအချိန်ဇယားများကို စာရင်းပြုစုထားသည်။

ဇယား ၁-၃။ FFT အရွယ်အစားအမျိုးမျိုးအတွက် ရှေးရိုးစွဲစကေးဇယားများ

FFT အရွယ်အစား

Radix-22 Stage

5

4

3

2

1

0

4096

1

0

1

0

1

0

1

0

1

0

1

1

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

………..ဆက်ရန် FFT Size
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
Functional Description

Radix-22 Stage

5

4

3

2

1

0

x

1

1

0

1

0

1

0

1

0

1

1

x

x

1

0

1

0

1

0

1

0

1

1

x

x

x

1

1

0

1

0

1

0

1

1

x

x

x

x

1

0

1

0

1

0

1

1

x

x

x

x

x

1

1

0

1

0

1

1

x

x

x

x

x

x

1

0

1

0

1

1

x

x

x

x

x

x

x

1

1

0

1

1

x

x

x

x

x

x

x

x

1

0

1

1

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

၄.၂။ အင်တာဖေ့စ်
ဤကဏ္ဍသည် CoreFFT ၏ မျက်နှာပြင်ကို ဖော်ပြသည်။

2.1
2.1.1

In-Place FFT
ဤကဏ္ဍသည် CoreFFT ၏ In-Place FFT ကို ဖော်ပြသည်။

Configuration Parameters CoreFFT တွင် RTL ကုဒ်ကို ပြင်ဆင်သတ်မှတ်ရန်အတွက် ဘောင်များ (Verilog) သို့မဟုတ် generics (VHDL) ရှိသည်။ အောက်ပါဇယားသည် သတ်မှတ်ချက်များနှင့် ယေဘုယျများကို ဖော်ပြသည်။ သတ်မှတ်ချက်များနှင့် အထွေထွေကိန်းများအားလုံးသည် ကိန်းပြည့်အမျိုးအစားများဖြစ်သည်။
ဇယား ၂-၁။ တည်နေရာ CoreFFT ကန့်သတ်ချက်ဖော်ပြချက်

ကန့်သတ်ချက်ပြောင်းပြန်

မှန်ကန်သော အတိုင်းအတာ 0

ပုံမှန် 0

ဖော်ပြချက်
0- Forward Fourier transform 1- Inverse Fourier အသွင်ပြောင်း

အတိုင်းအတာ

၂၃

0

0- အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်အမှတ်ကို ချဲ့ထွင်ခြင်း။

1- ခြွင်းချက်မရှိ ပိတ်ဆို့ထားသော ရေပေါ်အမှတ်ကို ချဲ့ထွင်ခြင်း။

input data scaling ကိုအသုံးပြုရန်၊ SCALE parameter ကို 0 တွင်သတ်မှတ်ပြီး input data သို့ သင့်လျော်သော guard bits အရေအတွက်ကို ကြိုတင်ထည့်သွင်းပါ။ ထို့နောက် conditional block သည် floating point သက်ရောက်မှုမရှိပါ။

အမှတ်များ
အကျယ်

32, 64, 128၊

256

256, 512, 1024၊

၂၊ ၃၊

၃၇း၈

၂၃

18

၂၃

0

အရွယ်အစားပြောင်းပါ။ မှတ်ချက်- 16384-pt FFT ကို RTG4၊ PolarFire နှင့် PolarFire SoC အစိတ်အပိုင်းများတွင်သာ ပံ့ပိုးထားသည်။
ဒေတာနှင့် twiddle factor bit အကျယ်
0- အနည်းဆုံး (ကြားခံမရှိ) ဖွဲ့စည်းမှု 1- Buffered configuration

SCALE_EXP_ON

၂၃

0

0- အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်အမှတ်ကို မတည်ဆောက်ပါ။

ထပ်ကိန်းဂဏန်းတွက်စက်

1- ဂဏန်းပေါင်းစက်ကို တည်ဆောက်ပါ။

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

SmartFusion2၊ IGLOO2၊ RTG4၊ PolarFire နှင့် PolarFire SoC အစိတ်အပိုင်းများတွင် ရရှိနိုင်သော microRAM ဖြင့် အကောင်အထည်ဖော်ရမည့် အကြီးဆုံး RAM အနက်။ အသုံးပြုသူရွေးချယ်ထားသော အသွင်ပြောင်းမှုအရွယ်အစားအတွက် လိုအပ်သော RAM အနက်သည် POINTS URAM_MAXDEPTH ထက်ကျော်လွန်သောအခါ၊ ကြီးမားသော LSRAM ဘလောက်များကို အသုံးပြုသည်။

2.1.2

ဆိပ်ကမ်းများ အောက်ဖော်ပြပါဇယားသည် နေရာတွင် CoreFFT ဗိသုကာအတွက် ဆိပ်ကမ်းအချက်ပြမှုများကို စာရင်းပြုစုထားသည်။
ဇယား ၂-၂။ တည်နေရာ CoreFFT ဆိပ်ကမ်းဖော်ပြချက်

ပို့တ်အမည် DATAI_IM

In/Out Port Width Bits ဖော်ပြချက်

In

အကျယ်

စိတ်ကူးယဉ်ထည့်သွင်းမှုဒေတာကို ပြောင်းလဲပစ်ရန်

DATAI_RE

In

အကျယ်

အစစ်အမှန် input data ကိုပြောင်းလဲပစ်ရန်

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

………..ဆက်သည်။

ဆိပ်ကမ်းအမည်

ဝင်/ထွက်

DATAI_VALID တွင်

Port Width Bits ၁

ဖော်ပြချက်
ထည့်သွင်းမှု ရှုပ်ထွေးသော စကားလုံး မှန်ကန်မှု အချက်ပြမှုသည် ထည့်သွင်းမှုများတွင် မှန်ကန်သော ထည့်သွင်းမှုဆိုင်ရာ ရှုပ်ထွေးသော စကားလုံးများ DATAI_IM၊ DATAI_RE နှင့် တွဲပေးပါသည်။ အချက်ပြသည် အသက်ဝင်သောအခါ၊ BUF_READY အချက်ပြမှုကို အခိုင်အမာ ပံ့ပိုးပေးထားသည့် အူမမှတ်ဉာဏ်ထဲသို့ ထည့်သွင်းရှုပ်ထွေးသော စကားလုံးကို တင်ပါသည်။

READ_OUTP ဝင်

1

ပြောင်းလဲထားသောဒေတာကိုဖတ်ပါ ပုံမှန်အားဖြင့် module သည် N ရှုပ်ထွေးသောစကားလုံးတစ်လုံးတည်းဖြင့် ၎င်းတို့အဆင်သင့်ဖြစ်သောအခါတွင် FFT ရလဒ်များကိုထုတ်ပေးပါသည်။ အသွင်ပြောင်းဒေတာလက်ခံသူသည် READ_OUTP အချက်ပြမှုကို ဖယ်ထားခြင်းဖြင့် ဆက်တိုက်ဆိုသလို ကွဲထွက်မှုများကို ထည့်သွင်းနိုင်သည်။

DATAO_IM

အဲ

DATAO_RE

အဲ

DATAO_VALID ထွက်သည်။

အနံ ၁

စိတ်ကူးယဉ် output data
အစစ်အမှန်ထွက်ရှိဒေတာ
ရှုပ်ထွေးသော စကားလုံး မှန်ကန်မှု သင်္ကေတသည် DATAO_IM နှင့် DATAO_RE အထွက်များတွင် တည်ရှိနေသော မှန်ကန်သော အထွက်ရှုပ်ထွေးသော စကားလုံးများနှင့် တွဲပေးပါသည်။

BUF_READY ထွက်

1

FFT သည် လတ်ဆတ်သောဒေတာကိုလက်ခံသည် ဒေတာလက်ခံရန်အဆင်သင့်ဖြစ်သောအခါတွင် အဓိကအချက်ပြမှုကို အခိုင်အမာဖော်ပြသည်။ core memory မပြည့်မချင်း အချက်ပြသည် တက်ကြွနေပါသည်။ တစ်နည်းဆိုရသော်၊ POINTS ရှုပ်ထွေးသော ထည့်သွင်းမှု s အထိ အချက်ပြသည် တက်ကြွနေပါသည်။amples တွေတင်နေတယ်။

OUTP_READY ထွက်

1

FFT ရလဒ်များ အဆင်သင့်ဖြစ်ပြီ FFT ရလဒ်များသည် အသွင်ပြောင်းဒေတာ လက်ခံရရှိသူအား ဖတ်ရန် အဆင်သင့်ဖြစ်ချိန်တွင် အချက်ပြမှုကို အခိုင်အမာဖော်ပြသည်။ အသွင်ပြောင်းဒေတာဘောင်ကို ဖတ်နေချိန်တွင် အချက်ပြသည် တက်ကြွနေပါသည်။ READ_OUTP အချက်ပြမှုကို ရပ်တန့်မထားပါက ပုံမှန်အားဖြင့် ၎င်းသည် POINTS နာရီကြားကာလများအတွက် ကြာရှည်သည်။

SCALE_EXP

အဲ

ကြမ်းခင်း[log2(Ceil(log2(POIN TS)))]+1

အခြေအနေအလိုက် ပိတ်ဆို့ထားသော ရေပေါ်အမှတ်စကေးချဲ့ခြင်း ထပ်ကိန်း SCALE_EXP_ON ကန့်သတ်ဘောင်ကို သတ်မှတ်ခြင်းဖြင့် ဤရွေးချယ်နိုင်လောက်သော အထွက်ကို ဖွင့်နိုင်ပါသည်။ core သည် conditional block floating-point scaling mode တွင်သာ (ပါရာမီတာ SCALE = 0) ရှိသောအခါတွင် အထွက်ကို ဖွင့်နိုင်သည်။

PONG CLK

အဲ

1

In

1

Input Memory buffer ၏ Pong bank ကို FFT အင်ဂျင်မှ အလုပ်လုပ်သော နေရာအတွင်း မမ်မိုရီအဖြစ် အသုံးပြုပါသည်။ ဤရွေးချယ်ခွင့်အချက်ပြမှုသည် ကြားခံဖွဲ့စည်းမှုတွင်သာ တရားဝင်သည်။
Clock Rising edge တက်ကြွမှု The core master clock

နှေးနှေး

In

1

NGRST

In

1

twiddle LUT အစပြုခြင်းအတွက် ကြိမ်နှုန်းနည်းသော Rising- edge clock signal သည် အနည်းဆုံး CLK ကြိမ်နှုန်း၏ ရှစ်ဆဖြင့် ပိုင်းသင့်ပါသည်။
Asynchronous သည် Active-Low ကို ပြန်လည်သတ်မှတ်သည်။

အရေးကြီးသည်- အခြားအချက်များ မသတ်မှတ်ထားလျှင် အချက်ပြမှုအားလုံးသည် တက်ကြွမြင့်မားသည် (လော့ဂျစ် 1)။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

2.2
2.2.1

လွှင့် FFT
လွှင့်တင်ခြင်း FFT ကို GUI configureable native interface သို့မဟုတ် AXI4 streaming interface ဖြင့် ရရှိနိုင်ပါသည်။

Configuration Parameters CoreFFT တွင် RTL ကုဒ်ကို ပြင်ဆင်သတ်မှတ်ရန်အတွက် ဘောင်များ (Verilog) သို့မဟုတ် generics (VHDL) ရှိသည်။ အောက်ပါဇယားသည် ဤသတ်မှတ်ချက်များနှင့် ယေဘုယျများကို ဖော်ပြသည်။ သတ်မှတ်ချက်များနှင့် အထွေထွေကိန်းများအားလုံးသည် ကိန်းပြည့်အမျိုးအစားများဖြစ်သည်။
ဇယား ၂-၃။ CoreFFT လွှင့်ထုတ်ခြင်း ဗိသုကာ ကန့်သတ်ချက်များ ဖော်ပြချက်

ကန့်သတ်ချက်အမည် FFT_SIZE

မှန်ကန်သော အပိုင်းအခြား၏ ပုံသေ
16၊ 32၊ 64၊ 128၊ 256 256၊ 512၊ 1024၊ 2048 နှင့် 4096

ဖော်ပြချက်
အရွယ်အစားအချက်များ ပြောင်းလဲခြင်း FFT_SIZE ရှုပ်ထွေးသော s ပါရှိသော ဖရိန်တိုင်းဖြင့် ရှုပ်ထွေးသောဒေတာဘောင်များကို အဓိကလုပ်ဆောင်သည်amples အသွင်ပြောင်းဒေတာဘောင်များသည် အရွယ်အစားတူသည်။

NATIV_AXI4

0 – 1

0

IP ၏ interface ကိုရွေးချယ်ခြင်း။

· 0 - ဇာတိအင်တာဖေ့စ်

· 1 – AXI4 တိုက်ရိုက်ထုတ်လွှင့်မှု အင်တာဖေ့စ်

၎င်းကို တိုက်ရိုက်ကြည့်ရှုခြင်းအတွက်သာ ရရှိနိုင်ပါသည်။

SCALE_ON

0 – 1

1

1 – ပြင်ဆင်သတ်မှတ်နိုင်သော စကေးအချိန်ဇယားကို ဖွင့်ပါ။

ရွေးချယ်မှုကို ဖွင့်ထားသောအခါ၊ core သည် configurable ကိုအသုံးပြုသည်။

လိပ်ပြာတိုင်းပြီးနောက် စကေးအချက်၊ SCALE_SCH။

0 – အတိုင်းအတာ မုဒ်

SCALE_SCH

0

စကေးအချိန်ဇယား

SCALE_ON ဘောင်သည် 1 နှင့် ညီမျှပါက SCALE_SCH ကို အသုံးပြုသည်။

processing တိုင်းအတွက် scaling factor ကို သတ်မှတ်ပါ။tage.

DATA_BITS TWID_BITS မှာယူမှု

8 - 32 8 - 32 0 - 1

18

အစစ်အမှန် သို့မဟုတ် စိတ်ကူးယဉ်အစိတ်အပိုင်းများ၏ ဒေတာဘစ်အကျယ်ကို ထည့်သွင်းပါ။

18

၎င်း၏ အစစ်အမှန် သို့မဟုတ် စိတ်ကူးယဉ် အစိတ်အပိုင်းများ ၏ Twigdle factor ဘစ်အကျယ်။

0

0- ဒေတာကို ဘစ်-ပြောင်းပြန်အစီအစဥ်ဖြင့် ထုတ်ပေးသည်။

1- ပုံမှန်အစီအစဉ်အတိုင်း ဒေတာကို ထုတ်ပါ။

URAM_MAXDEPTH 0၊ 4၊ 8၊ 16၊ 32၊ 0 64၊ 128၊ 256၊ 512

SmartFusion2၊ IGLOO2၊ RTG4၊ PolarFire သို့မဟုတ် PolarFire SoC အစိတ်အပိုင်းများတွင် ရရှိနိုင်သော micro-RAM ဖြင့် အကောင်အထည်ဖော်ရမည့် အကြီးဆုံး RAM အနက်။ အသုံးပြုသူရွေးချယ်ထားသော အသွင်ပြောင်းမှုအရွယ်အစားအတွက် လိုအပ်သော RAM အနက်သည် POINTS URAM_MAXDEPTH ထက်ကျော်လွန်သောအခါ၊ ကြီးမားသော LSRAM ဘလောက်များကို အသုံးပြုသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

………..ဆက်သည်။
ကန့်သတ်အမည်
AXI4S_IN_DATA မှတ်ချက်- 0 ၏ အကွက်များကို အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ထည့်သွင်းသည့်ဒေတာအတွက် ရှင်းပြသည်amples when NATIV_AXI4 = 1

အကျုံးဝင်သော အပိုင်းအခြား 8,16,24,32

ပုံမှန် 24

ဖော်ပြချက်
၎င်းသည် စက်တွင်းမှ ထုတ်ပေးသော ကန့်သတ်ချက်ဖြစ်ပြီး၊ အသုံးပြုသူမှ မရနိုင်ပါ။ ၎င်းသည် input data s ကိုအနက်ပြန်ဆိုရန်အသုံးပြုသည်။ampAXI4 ထုတ်လွှင့်မှုအင်တာဖေ့စ်ကို လွယ်ကူချောမွေ့စေရန် byte နယ်နိမိတ်သတ်မှတ်ချက်များတွင် les။ AXI4S_IN_DATA အရွယ်အစားကို အောက်ပါအတိုင်း သတ်မှတ်ထားသည်-
1. DATA_BITS = 8 ဆိုလျှင် AXI4S_IN_DATA= 8 ဆိုလျှင်၊ input data s အတွက် padding မလိုအပ်ပါ။amples
2. အကယ်၍ 8 < DATA_BITS < 16 ဆိုလျှင် AXI4S_IN_DATA = 16 ဆိုလျှင် ထည့်သွင်းဒေတာ sample သည် MSB အနေအထားတွင် 16 ၏ 0 (DATA_BITS) ဖြင့် ပတ်ထားရမည်ဖြစ်ပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် s နှစ်ခုလုံးအတွက် MSB အနေအထား၊ampမပို့မီ les
3. အကယ်၍ 16 < DATA_BITS < 24 ဆိုလျှင် AXI4S_IN_DATA = 24 ဆိုလျှင် ထည့်သွင်းဒေတာ sample သည် MSB အနေအထားတွင် 24 ၏ 0 (DATA_BITS) ဖြင့် ပတ်ထားရမည်ဖြစ်ပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် s နှစ်ခုလုံးအတွက် MSB အနေအထား၊ampမပို့မီ les
4. အကယ်၍ 24 < DATA_BITS < 32 ဆိုလျှင် AXI4S_IN_DATA = 32 ဆိုလျှင် ထည့်သွင်းဒေတာ sample သည် MSB အနေအထားတွင် 32 ၏ 0 (DATA_BITS) ဖြင့် ပတ်ထားရမည်ဖြစ်ပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် s နှစ်ခုလုံးအတွက် MSB အနေအထား၊ampမပို့မီ les
မှတ်ချက်- Padding သည် MSB မှ စတင်ရပါမည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

………..ဆက်လက်ပြီး Parameter အမည်

မှန်ကန်သော အတိုင်းအတာ

AXI4S_OUT_DATA 8,16,24,32, 40 မှတ်ချက်- 0's padding ကို အစစ်အမှန်နှင့် စိတ်ကူးယဉ် output data များအတွက် ရှင်းပြသည်amples when NATIV_AXI4 = 1

ပုံမှန် 24

ဖော်ပြချက်
၎င်းသည် စက်တွင်းမှ ထုတ်ပေးသော ကန့်သတ်ချက်ဖြစ်ပြီး၊ အသုံးပြုသူမှ မရနိုင်ပါ။ output data s ကိုအနက်ပြန်ဆိုရန်အသုံးပြုသည်။ampAXI4 ထုတ်လွှင့်မှုအင်တာဖေ့စ်ကို လွယ်ကူချောမွေ့စေရန် byte နယ်နိမိတ်သတ်မှတ်ချက်များတွင် les။ AXI4S_OUT_DATA အရွယ်အစားကို အောက်ပါအတိုင်း သတ်မှတ်ထားသည်-
SCALE_ON = 0 ဖြစ်သောအခါ၊ ထို့နောက် s ကိုထုတ်ပေးသည်။ample အရွယ်အစားမှာ STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1
SCALE_ON = 1 ဖြစ်သောအခါ၊ ထို့နောက် s ကိုထုတ်ပေးသည်။ampအရွယ်အစားမှာ STREAM_DATAO_BITS = DATA_BITS ဖြစ်သည်။
1. အကယ်၍ STREAM_DATAO_BITS = 8 ဆိုလျှင် AXI4S_OUT_DATA = 8 ဆိုလျှင်၊ output data s အတွက် padding ထည့်မည်မဟုတ်ပါ။amples
2. အကယ်၍ 8 < STREAM_DATAO_BITS < 16 ထို့နောက်AXI4S_OUT_DATA= 16 ဆိုလျှင်၊ output data သည် samples များကို MSB အနေအထားတွင် 16's ၏ 0 – (STREAM_DATAO_BITS) ဖြင့် ဖုံးအုပ်ထားပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် samples ဘောင်မမီ
3. အကယ်၍ 16 < STREAM_DATAO_BITS < 24 ထို့နောက်AXI4S_OUT_DATA = 24 ဆိုလျှင်၊ output data သည် samples များကို MSB အနေအထားတွင် 24's ၏ 0 – (STREAM_DATAO_BITS) ဖြင့် ဖုံးအုပ်ထားပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် samples ဘောင်မမီ
4. အကယ်၍ 24 < STREAM_DATAO_BITS < 32 ထို့နောက်AXI4S_OUT_DATA = 32 ဆိုလျှင်၊ output data သည် samples များကို MSB အနေအထားတွင် 32's ၏ 0-(STREAM_DATAO_BITS) ဖြင့် ဖုံးအုပ်ထားပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် samples ဘောင်မမီ
5. အကယ်၍ 32 < STREAM_DATAO_BITS < 40 ထို့နောက်AXI4S_OUT_DATA = 40 ဆိုလျှင်၊ output data သည် samples များကို MSB အနေအထားတွင် 40's ၏ 0 – (STREAM_DATAO_BITS) ဖြင့် ဖုံးအုပ်ထားပြီး၊ အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာများအတွက် samples ဘောင်မမီ
မှတ်ချက်- Padding သည် MSB မှ စတင်ရပါမည်။

2.2.2

ဆိပ်ကမ်းများ အောက်ပါဇယားသည် Streaming CoreFFT မက်ခရိုအတွက် ပို့တ်အချက်ပြမှုများကို ဖော်ပြသည်။
ဇယား ၂-၄။ ထုတ်လွှင့်ခြင်း FFT I/O အချက်ပြမှုဖော်ပြချက်

ဆိပ်ကမ်းအမည် CLK SLOWCLK
CLKEN

အဝင်/အထွက်
In

Port Width၊ bits ဖော်ပြချက်

1

အစွန်းထွက်နာရီအချက်ပြမှု

1

twiddle LUT အတွက် ကြိမ်နှုန်းနိမ့် မြင့်တက်နေသော အစွန်းနာရီ အချက်ပြမှု

အစပြုခြင်း၊ ၎င်းကို အနည်းဆုံး CLK ၏ လေးဆဖြင့် ပိုင်းခြားရပါမည်။

အကြိမ်ရေ။

1

ရွေးချယ်နိုင်သော နာရီဖွင့်အချက်ပြမှု

အချက်ပြမှုကို ငြင်းဆိုပြီးနောက်၊ core သည် တရားဝင်မှုကို ထုတ်ပေးခြင်း ရပ်သွားပါသည်။

ရလဒ်များ

NGRST

In

1

RST

In

1

NATIV_AXI4 = 1 သောအခါတွင် ဆိပ်ကမ်းများရရှိနိုင်သည်။

Asynchronous ပြန်လည်သတ်မှတ်ခြင်း အချက်ပြမှု တက်ကြွ-နိမ့်။ ရွေးချယ်နိုင်သော ထပ်တူကျသော ပြန်လည်သတ်မှတ်မှု အချက်ပြမှု တက်ကြွမှု-မြင့်မားသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

………..ဆက်သည်။

ဆိပ်ကမ်းအမည်

ဝင်/ထွက်

TVALID တွင် AXI4_S_DATAI_

AXI4_S_DATAI_ TREADY ထွက်သည်။
AXI4_S_TDATAI In

AXI4_S_TLASTI In
AXI4_M_DATAO Out _TVALID

AXI4_M_DATAO _TREADY တွင်

AXI4_M_TDATA Out O

AXI4_M_TLAST Out O
I_TVALID တွင် AXI4_S_CONFIG

AXI4_S_

အဲ

အတည်ပြုချက်

_TREADY

I တွင် AXI4_S_CONFIG

AXI4_M_CONFI ထွက် GO_TVALID
GO _TREADY တွင် AXI4_M_CONFI

Port Width၊ bits ဖော်ပြချက်

1

AXI4 တိုက်ရိုက်ထုတ်လွှင့်သည့်ဒေတာသည် ပြင်ပအရင်းအမြစ်မှ core သို့ မှန်ကန်သောထည့်သွင်းမှုဖြစ်သည်။

ဒေတာရရှိနိုင်မှုကိုဖော်ပြသည်။ ၎င်းသည် ပင်မ၏ START အဖြစ် ဆောင်ရွက်သည်။

မှတ်ချက်- နောက်ထပ်အချက်အလက်များအတွက် START port ဖော်ပြချက်ကို ဖတ်ပါ။

1

AXI4 တိုက်ရိုက်လွှင့်ဒေတာသည် ပြင်ပအရင်းအမြစ်သို့ အဆင်သင့်ဖြစ်နေပါပြီ။

ဒေတာလက်ခံရန် cores အဆင်သင့်ကို ညွှန်ပြသည်။

(၂*

AXI4 တိုက်ရိုက်ဒေတာထည့်သွင်းမှုအား ရင်းမြစ်မှ အူတိုင်အထိ။

AXI4S_IN_DATA) တွင် 0's နှင့် စိတ်ကူးယဉ်ဖြင့် ဖုံးအုပ်ထားသော တကယ့်ဒေတာ (DATAI_RE) ပါ၀င်သည်

(DATAI_IM) ဒေတာကို 0 နှင့် လျော်ညီစွာ ထည့်သွင်းပါ။

1

နောက်ဆုံးဒေတာ ပေးပို့မှုကို ညွှန်ပြသည်။ample ပြင်ပမှ

အရင်းအမြစ်။

1

AXI4 တိုက်ရိုက်ထုတ်လွှင့်သည့်ဒေတာသည် လက်ခံသူထံသို့ တရားဝင်ထွက်ရှိမှု core အဆင်သင့်ဖြစ်ကြောင်းညွှန်ပြသည်။

အသွင်ပြောင်းဒေတာပေးပို့ရန်။ ၎င်းသည် core ၏ DATAO_VALID အဖြစ် လုပ်ဆောင်သည်။

မှတ်ချက်- နောက်ထပ်အတွက် DATAO_VALID ဆိပ်ကမ်းဖော်ပြချက်ကို ဖတ်ပါ။

အချက်အလက်

1

လက်ခံသူထံမှ AXI4 တိုက်ရိုက်လွှင့်ဒေတာ အဆင်သင့်ဖြစ်ပါပြီ။

ပြင်ပလက်ခံသူ၏ အဆင်သင့်ကို ညွှန်ပြပါ။

core လုပ်ဆောင်နိုင်စွမ်းအတွက် အမြဲတမ်း 1 ဖြစ်ရပါမည်။

(2 * AXI4S_OUT_DA TA)

AXI4 ဒေတာကို လက်ခံသူထံ တိုက်ရိုက်ထုတ်လွှင့်သည်။
0's နှင့် စိတ်ကူးယဉ်ဒေတာ (DATAO_IM) နှင့် 0's အလိုက် padded (DATAO_RE) ပါ၀င်သည်။

1

နောက်ဆုံးအသွင်ပြောင်းဒေတာ ပေးပို့ခြင်းကို ညွှန်ပြသည်။ample ထံမှ

IP

1

ပြင်ပအရင်းအမြစ်မှ core သို့ မှန်ကန်သောထည့်သွင်းမှု

ဖွဲ့စည်းမှုဒေတာရရှိနိုင်မှုကို ညွှန်ပြသည်။

1

core များ၏အဆင်သင့်ဖြစ်မှုကိုညွှန်ပြရန်ပြင်ပအရင်းအမြစ်သို့အဆင်သင့်

configuration data ကိုလက်ခံခြင်း။

8

အရင်းအမြစ်မှ core နှင့် အရင်းအမြစ်သို့ ဒေတာထည့်သွင်းမှုပုံစံကို ပြင်ဆင်ခြင်း။

ဒေတာမပို့မီ IP ကို ​​configure လုပ်သင့်သည်။amples အဲဒါ

အောက်ပါဖွဲ့စည်းပုံအချက်အလက် ပါ၀င်သည်-

· Bit0 – INVERSE (ဘစ်သည် မြင့်မားသောအခါ၊ core သည် အောက်ပါဒေတာဘောင်၏ Inverse FFT ကိုတွက်ချက်သည်၊ သို့မဟုတ်ပါက Forward FFT)

· Bit1 – REFRESH (သက်ဆိုင်ရာ RAM လုပ်ကွက်များတွင် twiddle coefficient LUT များကို ပြန်လည်စတင်ပါ)

1

လက်ခံသူထံသို့ အခြေအနေဒေတာ အကျုံးဝင်သော အထွက်

core သည် အသွင်ပြောင်းဒေတာပေးပို့ရန် အဆင်သင့်ဖြစ်ကြောင်း ညွှန်ပြပါ။

1

လက်ခံသူထံမှ အခြေအနေဒေတာ အဆင်သင့်ဖြစ်ပါပြီ။

ပြင်ပလက်ခံသူ၏ အဆင်သင့်ကို ညွှန်ပြသည်။

အဓိကလုပ်ဆောင်နိုင်စွမ်းအတွက် အမြဲတမ်း 1 ဖြစ်ရပါမည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်

………..ဆက်သည်။

ဆိပ်ကမ်းအမည်

ဝင်/ထွက်

AXI4_M_CONFI ထွက် GO

Port Width၊ bits ဖော်ပြချက်

8

Status data သည်လက်ခံသူထံသို့ထွက်လာသည်။

၎င်းတွင် အောက်ပါ အခြေအနေ အချက်အလက် ပါရှိသည်။

Bit0 – OVFLOW_FLAG (ဂဏန်းသင်္ချာပိုလျှံသောအလံ၊ CoreFFT သည် FFT/IFFT တွက်ချက်မှု ပြည့်သွားပါက အလံကို အခိုင်အမာဆိုသည်။ core လျှံလာသည်ကို တွေ့ရှိသည်နှင့်တပြိုင်နက် အလံသည် စတင်သည်။ လက်ရှိထွက်ရှိဒေတာဘောင် ပြီးဆုံးသည့်အခါ အလံသည် ပြီးဆုံးသည်)

NATIV_AXI4=0 တွင် ဆိပ်ကမ်းများ ရနိုင်သည်။

DATAI_IM

In

DATA_BITS

DATAI_RE

In

DATA_BITS

စတင်ပါ။

In

1

စိတ်ကူးယဉ်ထည့်သွင်းမှုဒေတာကို ပြောင်းလဲပစ်ရန်။
အစစ်အမှန် input data ကိုပြောင်းလဲပစ်ရန်။
အသွင်ပြောင်းခြင်း စတင်သည့်အချက်
ပထမ s ၏အခိုက်အတန့်ကိုဖော်ပြသည်။ampN complex s ၏ input data frame တစ်ခု၏ leamples သည် အူတိုင်ထဲသို့ဝင်သည်။
ယခင်ထည့်သွင်းမှုဒေတာဘောင်မပြီးပြတ်သောအခါ START သည် လာပါက၊ အချက်ပြမှုကို လျစ်လျူရှုမည်ဖြစ်သည်။

ပြောင်းပြန်

In

1

Inverse Transformation အချက်ပြမှုကို အတည်ပြုသောအခါ၊ core သည် အောက်ပါဒေတာဘောင်၏ ပြောင်းပြန် FFT ကိုတွက်ချက်သည်၊ သို့မဟုတ်ပါက FFT သို့ရှေ့ဆက်သည်။

ပြန်လည်စတင်ပါ။

In

DATAO_IM

အဲ

DATAO_RE

အဲ

OUTP_READY ထွက်

1
DATA_BITS DATA_BITS ၁

သက်ဆိုင်ရာ RAM တုံးများတွင် twiddle coefficient LUT များကို ပြန်လည်စတင်သည်။
စိတ်ကူးယဉ် output data
အစစ်အမှန်ထွက်ရှိဒေတာ
FFT ရလဒ်များ အဆင်သင့်ဖြစ်ပြီ N FFT ၏ ဒေတာဘောင်တစ်ခု ထုတ်တော့မည်ဆိုပါက core သည် အချက်ပြမှုကို အတည်ပြုသည်။ signal ၏ width သည် one clock interval ဖြစ်သည်။

DATAO_VALID ထွက်သည်။

1

အထွက်ဘောင်သည် မှန်ကန်သည်။
အကျုံးဝင်သော အထွက်ဒေတာဘောင်နှင့်အတူ ပါ၀င်သည်။ စတင်သည်နှင့်တစ်ပြိုင်နက်, signal သည် N နာရီ cycles ကြာရှည်သည်။
frames များကြားတွင် ကွာဟချက်မရှိသော input data သည် ဆက်တိုက်ဝင်လာနေပါက၊ DATAO_VALID သည် စတင်သည်နှင့် အကန့်အသတ်မရှိ ကြာရှည်မည်ဖြစ်သည်။

OVFLOW_FLAG ထွက်

1

FFT/IFFT တွက်ချက်မှု ပြည့်သွားပါက ဂဏန်းသင်္ချာပိုလျှံမှုအလံ CoreFFT သည် အလံကို အခိုင်အမာဖော်ပြသည်။ အူတိုင်များ ပြည့်လျှံနေသည်ကို တွေ့ရှိသည်နှင့် အလံသည် စတင်သည်။ လက်ရှိ အထွက်ဒေတာဘောင် ပြီးဆုံးသောအခါ အလံသည် ပြီးဆုံးသည်။

RFS

အဲ

1

စတင်ရန်အတွက် တောင်းဆိုမှု core သည် နောက်ထည့်သွင်းမှုဒေတာဘောင်အတွက် အဆင်သင့်ဖြစ်သောအခါတွင် အချက်ပြမှုကို အခိုင်အမာဖော်ပြသည်။ နောက်ဘောင်အတွက် core အဆင်သင့်ဖြစ်သည်နှင့်တပြိုင်နက် အချက်ပြမှုစတင်သည်။ core သည် တောင်းဆိုထားသော START အချက်ပြမှုကို ရရှိသောအခါ အချက်ပြမှု ပြီးဆုံးသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အင်တာဖေ့စ်
အရေးကြီးသည်- အခြားအချက်များ မသတ်မှတ်ထားလျှင် အချက်ပြမှုအားလုံးသည် တက်ကြွမြင့်မားသည် (လော့ဂျစ် 1)။

2.2.3

AXI4 Streaming Interface အတွက် အဝင်/အထွက် ဒေတာဘောင်ဖော်မတ် AXI4 လွှင့်ထုတ်သည့် အင်တာဖေ့စ်ကို ရွေးချယ်သောအခါ၊ အဝင်နှင့် အထွက်ဒေတာဘောင်များကို အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာအဖြစ် တွဲလျက်ရရှိနိုင်သည်၊ ဒေတာများampAXI4 တိုက်ရိုက်ထုတ်လွှင့်မှုကို လွယ်ကူချောမွေ့စေရန်အတွက် les များသည် byte နယ်နိမိတ်များကို ကိုက်ညီရန် သုညဖြင့် ပထမဆုံး padded ထားသည်။
ဟောင်းအတွက်ample၊ 26 ၏ DATA_BITS၊ အနီးဆုံး byte နယ်နိမိတ်သည် 32 ဖြစ်သည်၊ ထို့ကြောင့် အစစ်အမှန်နှင့် စိတ်ကူးယဉ်ဒေတာအတွက် 0 ၏ ခြောက်ခုကို ပေါင်းထည့်ရန် လိုအပ်ပါသည်။ampAXI4 streaming I/O DATA ဘောင်သို့ မရွေ့မီ
ဇယား ၂-၅။ AXI2 လွှင့်ထုတ်သည့် အင်တာဖေ့စ် I/O ဒေတာဘောင်ဖော်မတ်

ဘစ်များ- 63…58 0 ၏ Padding

ဘစ်များ- 57…32 စိတ်ကူးယဉ်ဒေတာ

Bits: 31..26 0's Padding

ဘစ်များ- 25…0 အစစ်အမှန်ဒေတာ

အကြံပြုချက်- ဇယား 4-4 တွင် သုည padding အတွက် AXI2S_IN_DATA နှင့် AXI3S_OUT_DATA ပါရာမီတာဖော်ပြချက်ကို ကြည့်ပါ။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အချိန်ဇယားများ
3. အချိန်ဇယားများ
ဤကဏ္ဍသည် CoreFFT ၏ အချိန်ကိုက်ဇယားကို ဖော်ပြသည်။
3.1 In-Place FFT
နေရာတွင် FFT သည် BUF_READY အချက်ပြမှုကို အတည်ပြုသောအခါ၊ ဒေတာရင်းမြစ်တစ်ခုသည် ဒေတာကို ပံ့ပိုးပေးသည်ampအသွင်ပြောင်းရန်။ ထည့်သွင်းဒေတာ၏ စိတ်ကူးယဉ်နှင့် အစစ်အမှန်တစ်ဝက်များample ကို တစ်ပြိုင်နက် ထောက်ပံ့ပေးပြီး တရားဝင်မှုဘစ် DATAI_VALID နှင့်အတူ လိုက်ပါသွားရပါမည်။ ဒေတာအရင်းအမြစ်သည် s ကိုထောက်ပံ့ပေးနိုင်သည်။ampနာရီစက်ဝန်းတိုင်းတွင် သို့မဟုတ် ထင်သလို နှေးကွေးသောနှုန်းဖြင့် လည်ပတ်သည် (ပုံ 3-1 ကို ကိုးကား)။ FFT module သည် N-input s ကိုလက်ခံရရှိသည်နှင့်တစ်ပြိုင်နက်amples၊ ၎င်းသည် BUF_READY အချက်ပြမှုကို လျှော့ချပေးသည်။ FFT အင်ဂျင်သည် အဆင်သင့်ဖြစ်ပြီးနောက် ဒေတာကို အလိုအလျောက် စတင်လုပ်ဆောင်ပါသည်။ အနည်းဆုံးမှတ်ဉာဏ်ဖွဲ့စည်းမှုပုံစံတွင်၊ ဒေတာတင်ခြင်းပြီးသည်နှင့် ချက်ချင်းလုပ်ဆောင်ခြင်းအဆင့်ကို စတင်သည်။ buffered configuration တွင်၊ FFT အင်ဂျင်သည် ယခင် data burst ကို လုပ်ဆောင်ပြီးသည်အထိ စောင့်နိုင်သည်။ ထို့နောက် အင်ဂျင်သည် အလိုအလျောက် စတင်သည်။ အောက်ပါပုံသည် input data ကို loading ကိုပြသသည်။ ပုံ ၃-၁။ ထည့်သွင်းဒေတာကို တင်နေသည်။
အသွင်ပြောင်းခြင်းကို ပြီးမြောက်သောအခါ၊ FFT module သည် OUTP_READY အချက်ပြမှုကို အခိုင်အမာပြုလုပ်ပြီး FFT ရလဒ်များကို စတင်ထုတ်ပေးပါသည်။ output s ၏ စိတ်ကူးယဉ်နှင့် အစစ်အမှန်တစ်ဝက်များamples သည် DATAO_IM နှင့် DATAO_RE ဘက်စုံဘစ်အထွက်များပေါ်တွင် တစ်ပြိုင်နက်ပေါ်လာသည်။ အထွက်တိုင်း sample သည် DATAO_VALID ဘစ်ဖြင့် တွဲထားသည်။ ဒေတာလက်ခံသူသည် နာရီစက်ဝန်းတိုင်းတွင် သို့မဟုတ် ပုံမှန်ထက်ပိုမိုနှေးကွေးသောနှုန်းဖြင့် ပြောင်းလဲထားသောဒေတာကို လက်ခံသည်။ FFT module သည် READ_OUTP အချက်ပြမှုကို အခိုင်အမာပြောဆိုနေချိန်တွင် ဒေတာအထွက်ကို ဆက်လက်ပံ့ပိုးပေးပါသည်။ output ကိုထိန်းချုပ်ရန် sampနှုန်းဖြင့်၊ လက်ခံသူသည် လိုအပ်သည့်အခါတွင် READ_OUTP အချက်ပြမှုကို ဖျက်သိမ်းရပါမည် (အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း)။ အောက်ပါပုံသည် အသွင်ပြောင်းဒေတာလက်ခံမှုကို ပြသသည်။ ပုံ ၃-၂။ Transformed Data လက်ခံခြင်း။

စာဖတ်နှုန်းကို ထိန်းချုပ်ရန် READ_OUTP အချက်ပြမှုကို အသုံးပြုသည့်အခါ၊ ဖြစ်နိုင်ခြေ FFT လည်ပတ်မှု တိုးတက်မှုကို ထည့်သွင်းစဉ်းစားရန် လိုအပ်သည်။ အနည်းဆုံးမှတ်ဉာဏ်ဖွဲ့စည်းမှုတွင်၊ ဖတ်ရှုခြင်း (အပ်လုဒ်တင်ခြင်း) အချိန်ကို ရှည်လျားစေသည့် FFT စက်ဝန်းအား ပုံ 1-2 တွင် ကြည့်ပါ။ ပုံ 1-3 တွင်ပြထားသည့် "သံသရာ i ၏ ရလဒ်များကို ဖတ်ရှုရန် ရနိုင်သည်" အဖြစ် ပုံ XNUMX-XNUMX တွင် ပြသထားသည့် သီးသန့်အချိန်ကာလထက် ကျော်လွန်သွားသောအခါတွင်၊ FFT စက်ဝိုင်းသည် ကြီးထွားလာသည်။ ထို့အပြင်၊ buffered configuration တွင်၊ အဟောင်းရလဒ်များကို မဖတ်ရသေးလျှင်ပင် အထွက်ကြားခံသည် လတ်ဆတ်သော FFT ရလဒ်များကို စတင်လက်ခံသည်၊ ထို့ကြောင့် အဟောင်းများကို overwrite လုပ်သည်။ ဤကိစ္စတွင်၊ core သည် OUTP_READY နှင့် DATAO_VALID အချက်ပြမှုများကို တရားဝင်မှုမရှိတော့သည့်အခါ ၎င်းတို့ကို ဖယ်ထုတ်ပေးသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
အချိန်ဇယားများ

3.2
3.2.1

လွှင့် FFT
AXI4S အင်တာဖေ့စ်အတွက်၊ AXI4S အင်တာဖေ့စ် အပေါက်များ၏ လုပ်ဆောင်ချက်ကို မူရင်းအင်တာဖေ့စ်၏ မြေပုံအဖြစ် ပုံဖော်ထားသည်။ တစ်ခုနှင့်တစ်ခု မြေပုံဆွဲခြင်းအတွက်၊ Ports 2 ရှိ ဇယား 4-2.2 ကို ကြည့်ပါ။ လွှင့် FFT။
RFS နှင့် START core သည် ဒေတာရင်းမြစ်တစ်ခုအား ထည့်သွင်းသည့်ဒေတာ၏ နောက်ဘောင်အတွက် အဆင်သင့်ဖြစ်ကြောင်း အသိပေးရန်အတွက် RFS အချက်ပြမှုကို ထုတ်ပေးပါသည်။amples ၎င်းကို အတည်ပြုပြီးနောက်၊ ဒေတာရင်းမြစ်မှ START အချက်ပြမှုဖြင့် တုံ့ပြန်သည်အထိ RFS သည် တက်ကြွနေပါသည်။
core သည် START ကိုရရှိသည်နှင့်တစ်ပြိုင်နက်၊ ၎င်းသည် RFS အချက်ပြမှုကိုရပ်တန့်ပြီး input data frame ကိုစတင်လက်ခံသည်။ N နာရီကြားကာလများပြီးနောက်၊ ဒေတာဘောင်လက်ခံမှု ပြီးသွားသည်နှင့် RFS အချက်ပြမှုသည် ပြန်လည်အသက်ဝင်လာပါသည်။ အောက်ပါပုံသည် ရည်းစားဟောင်းကို ပြသည်။ampFFT အင်ဂျင်သည် START အချက်ပြမှုကို ပေးဆောင်ရန် ဒေတာရင်းမြစ်ကို စောင့်ဆိုင်းနေသည့်အခါ။
ပုံ ၃-၃။ RFS သည် START ကို စောင့်နေသည်။

START အချက်ပြမှုတွင် အမြဲတမ်းတက်ကြွသောတန်ဖိုးရှိပြီး core သည် ယခင်ဘောင်တစ်ခုပြီးဆုံးပြီးနောက်တွင် အခြားထည့်သွင်းမှုဘောင်ကို စတင်လက်ခံရရှိမည်ဖြစ်သည်။ RFS အချက်ပြမှုကို စောင့်ကြည့်ရန် ဒေတာရင်းမြစ်အတွက် ရွေးချယ်နိုင်သည်။ ၎င်းသည် START အချက်ပြမှုကို အချိန်မရွေး အခိုင်အမာ လုပ်ဆောင်နိုင်ပြီး core သည် တတ်နိုင်သမျှ အခြားထည့်သွင်းမှုဘောင်ကို စတင်လက်ခံပါသည်။ ပုံ 3-3 ၏အခြေအနေတွင်၊ START အချက်ပြပြီးနောက်တွင် ဖရိန်အသစ်တစ်ခုစတင်သည်။ ယခင်ထည့်သွင်းမှုဘောင်ကို တင်သည့်အခါ START အချက်ပြမှု ထွက်ပေါ်လာပါက၊ core သည် ဖရိန်အဆုံးသတ်သည်အထိ စောင့်ပြီး အခြားဘောင်ကို စတင်ထည့်သွင်းပါသည်။ အောက်ပါပုံသည် အခြား ex ကို ပြသည်။ampframes များကြားတွင် ကွာဟမှုမရှိဘဲ input data သည် အချိန်အကန့်အသတ်မရှိ ရောက်လာပါသည်။ ပုံ ၃-၄။ Streaming Data အသွင်ပြောင်းခြင်း။
အောက်ပါပုံတွင် START အချက်ပြမှုသည် နာရီခြားနားချက်တစ်ခုဖြင့် အမှန်တကယ် ထည့်သွင်းမှုဘောင်ကို ဦးတည်ကြောင်း ပြသသည်။ ပုံ ၃-၅။ START သည် Data ကို ဦး ဆောင်သည်။

3.2.2

OUTP_READY နှင့် DATAO_VALID
FFT ရလဒ်များ အဆင်သင့်ဖြစ်သောအခါတွင် ဤအချက်နှစ်ခုသည် ဒေတာလက်ခံသူအား အသိပေးရန် လုပ်ဆောင်သည်။ OUTP_READY သည် နာရီပတ်လုံး သွေးခုန်နှုန်းတစ်ခုဖြစ်သည်။ output data frame သည် output ထွက်တော့မည်ကို core က အခိုင်အမာဆိုသည်။ အထွက်ဘောင်ကိုထုတ်ပေးနေစဉ် core သည် DATAO_VALID အချက်ပြမှုကို အခိုင်အမာဖော်ပြသည်။ DATAO_VALID အချက်ပြမှုသည် OUTP_READY အချက်ပြမှုကို နာရီခြားနားချက်တစ်ခုဖြင့် လိုက်နေသည်။ အောက်ပါပုံသည် အချက်ပြမှုနှစ်ခုနှင့် FFTed ဒေတာဘောင်ကြားရှိ အချိန်ကိုက်ဆက်ဆံရေးကို ပြသသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

ပုံ ၃-၆။ Data နှင့် Handshake Signals များထုတ်ပေးခြင်း။

CoreFFT v8.0
အချိန်ဇယားများ

ထုတ်လွှင့်မှုဒေတာဘောင်များကြားတွင် ကွာဟမှုမရှိသည့်အခါ အောက်ပါပုံသည် DATAO_VALID အချက်ပြမှု ထာဝရအသက်ဝင်နေသည့် မြင်ကွင်းတစ်ခုကို ပြသသည်။
ပုံ ၃-၇။ ကွာဟချက်မရှိဘဲ လွှင့်ထုတ်သည့်ဒေတာ

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Tool Flow
4. Tool Flow
ဤကဏ္ဍသည် CoreFFT ၏ ကိရိယာစီးဆင်းမှုကို ဖော်ပြသည်။
၃ လိုင်စင်
CoreFFT သည် လိုင်စင်ပိတ်ထားသည်။
4.2 SmartDesign တွင် CoreFFT ကိုပြင်ဆင်ခြင်း။
CoreFFT ကို Libero® IP ကတ်တလောက်တွင် ဒေါင်းလုဒ်လုပ်၍ ရနိုင်ပါသည်။ web သိုလှောင်မှု။ ၎င်းကို ကတ်တလောက်တွင် စာရင်းသွင်းပြီးနောက်၊ SmartDesign စီးဆင်းမှုကို အသုံးပြု၍ core ကို ချက်ချင်းလုပ်ဆောင်နိုင်သည်။ SmartDesign ပရောဂျက်ကို ဖန်တီးနည်းကို သိရန်၊ SmartDesign အသုံးပြုသူလမ်းညွှန်ကို ကြည့်ပါ။ core instance ကို configuration လုပ်ပြီးထုတ်လုပ်ပြီးနောက်၊ CoreFFT ပါရှိသော test-bench ကို အသုံးပြု၍ အခြေခံလုပ်ဆောင်နိုင်စွမ်းကို အတုယူနိုင်ပါသည်။ testbench ဘောင်များသည် CoreFFT ဖွဲ့စည်းမှုပုံစံသို့ အလိုအလျောက်ချိန်ညှိသည်။ CoreFFT သည် ပိုကြီးသော ဒီဇိုင်း၏ အစိတ်အပိုင်းတစ်ခုအဖြစ် ချက်ချင်းလုပ်ဆောင်နိုင်သည်။
အရေးကြီးသည်-CoreFFT သည် Libero ပေါင်းစပ်ဒီဇိုင်းပတ်ဝန်းကျင် (IDE) နှင့် Libero SoC နှစ်ခုလုံးနှင့် တွဲဖက်အသုံးပြုနိုင်သည်။ အခြားသတ်မှတ်ထားခြင်းမရှိပါက၊ ဤစာရွက်စာတမ်းသည် Libero IDE နှင့် Libero SoC နှစ်ခုလုံးကိုခွဲခြားသတ်မှတ်ရန် Libero အမည်ကိုအသုံးပြုသည်။ ပုံ ၄-၁။ SmartDesign CoreFFT Instance View
core ကို SmartDesign အတွင်းရှိ configuration Graphical User Interface (GUI) ကို အသုံးပြု၍ configure လုပ်နိုင်ပါသည်။ ရည်းစားဟောင်းampSmartFusion2 မိသားစုအတွက် GUI ၏ le ကို အောက်ပါပုံတွင် ပြထားသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

ပုံ ၄-၂။ SmartDesign တွင် CoreFFT ကို ပြင်ဆင်ခြင်း။

CoreFFT v8.0
Tool Flow

4.3 သရုပ်သကန်စီးဆင်းမှုများ
CoreFFT အတွက် အသုံးပြုသူ testbench ကို ထုတ်ဝေမှုတွင် ထည့်သွင်းထားသည်။ ၎င်းကိုလုပ်ဆောင်ရန် အောက်ပါအဆင့်များကိုလုပ်ဆောင်ပါ- 1. အသုံးပြုသူ testbench ကို run ရန်၊ Libero SoC ဒီဇိုင်း hierarchy pane ရှိ ဒီဇိုင်း Root ကို CoreFFT instantiation သို့ သတ်မှတ်ပါ။ 2. Verify Pre- Synthesized Design အောက်တွင်၊ Libero SoC Design Flow ဝင်းဒိုးတွင်၊ Simulate ကိုညာကလစ်နှိပ်ပါ၊ ထို့နောက် အပြန်အလှန်အကျိုးသက်ရောက်စွာဖွင့်ပါ ကိုရွေးချယ်ပါ။ ၎င်းသည် ModelSim ကို ခေါ်ဆိုပြီး သရုပ်ပြမှုကို အလိုအလျောက် လုပ်ဆောင်သည်။
အရေးကြီးသည်- core ၏ VHDL ဗားရှင်းကို အတုယူသောအခါ၊ သင်သည် IEEE.NUMERIC_STD စာကြည့်တိုက်သတိပေးချက်များကို ဖယ်ရှားလိုပေမည်။ ထိုသို့ပြုလုပ်ရန်၊ အလိုအလျောက်ထုတ်ပေးသော run.do သို့ အောက်ပါစာကြောင်းနှစ်ကြောင်းကို ပေါင်းထည့်ပါ။ file:
· သတ်မှတ်ထားသော NumericStdNoWarnings -1 · သတ်မှတ် StdArithNoWarnings -1

၇၁၄၀၅ ၀.၀၃၅

Testbench ကို စစ်ဆေးအတည်ပြုရန်နှင့် စမ်းသပ်ရန် အသုံးပြုသော ပေါင်းစည်းထားသော testbench ကို CoreFFT ကို user testbench ဟုခေါ်သည်။
အသုံးပြုသူ Testbench အောက်ဖော်ပြပါပုံသည် testbench အတွက် block diagram ကိုပြသထားသည်။ အောက်ဖော်ပြပါ ညီမျှခြင်းသည် ရွှေရောင်အပြုအမူဆိုင်ရာ FFT တွင်ပြသထားသည့် အကန့်အသတ်ဖြင့် တိကျသောတွက်ချက်မှုများကို အကောင်အထည်ဖော်ပုံကို ပြသသည်။
x(k) = n= 0N-1X(n)e?jnk2?/N

နိဒါန်းတွင် ညီမျှခြင်း 1 သို့မဟုတ် ညီမျှခြင်း 2 ၊ ရွှေ FFT နှင့် CoreFFT နှစ်ခုလုံးကို တူညီစွာ ပုံစံတူပြင်ဆင်ပြီး တူညီသောစမ်းသပ်အချက်ပြမှုကို လက်ခံရရှိမည်ဖြစ်သည်။ testbench သည် ရွှေရောင် module ၏ output signal များနှင့် အမှန်တကယ် CoreFFT ကို နှိုင်းယှဉ်ပါသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

ပုံ ၄-၃။ CoreFFT အသုံးပြုသူ Testbench

CoreFFT v8.0
Tool Flow

testbench သည် ex ကိုထောက်ပံ့ပေးသည်။ampထုတ်လုပ်ထားသော FFT module ကိုမည်သို့အသုံးပြုရမည်နည်း။ Testbench ကို လိုအပ်ချက်များအရ ပြုပြင်နိုင်ပါသည်။
4.4 ဒီဇိုင်းကန့်သတ်ချက်များ
Core Timing ကို နာရီဘောင်များကြားတွင် အသုံးပြုရန် ခြွင်းချက်များ (မှားယွင်းသောလမ်းကြောင်းနှင့် သံသရာလမ်းကြောင်းအစုံ) ကို အသုံးပြုရန် လိုအပ်ပါသည်။ ထပ်ထည့်ရန် လိုအပ်သော ကန့်သတ်ချက်များကို ကိုးကားရန်အတွက် လမ်းကြောင်းမှ CoreFFT.sdc ကို ကြည့်ပါ။ /component/Actel/DirectCores/CoreFFT/ /constraints/ CoreFFT.sdc။
Libero SoC တွင် 4.5 ပေါင်းစပ်မှု
ရွေးချယ်ထားသော ဖွဲ့စည်းမှုပုံစံ၏ပေါင်းစပ်မှုကို လုပ်ဆောင်ရန် အောက်ပါအဆင့်များကို လုပ်ဆောင်ပါ- 1. ဖွဲ့စည်းမှုပုံစံ GUI တွင် ဒီဇိုင်းအမြစ်ကို သင့်လျော်စွာ သတ်မှတ်ပါ။ 2. Implement Design အောက်တွင်၊ Design Flow tab တွင် Synthesize ကို right click နှိပ်ပြီး Run ကိုရွေးချယ်ပါ။
4.6 Libero SoC ရှိ နေရာနှင့် လမ်းကြောင်း
ဒီဇိုင်းအမြစ်ကို သင့်လျော်စွာ သတ်မှတ်ပြီးနောက် Synthesis ကို ဖွင့်ပါ။ Design Flow tab ရှိ Implement Design အောက်တွင် Place and Route ပေါ်တွင် right click နှိပ်ပြီး Run ကိုနှိပ်ပါ။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
စနစ်ပေါင်းစည်းမှု
5. စနစ်ပေါင်းစည်းခြင်း။
ဤပုဒ်မသည် ဟောင်းကို ပေးသည်။ampCoreFFT ၏ပေါင်းစပ်မှုကိုပြသသော le။
5.1 In-Place FFT
အောက်ပါပုံသည်ရည်းစားဟောင်းကိုပြသည်ampcore ကို အသုံးပြု. နေရာတွင် FFT သည် BUF_READY အချက်ပြမှုကို အတည်ပြုသောအခါ၊ ဒေတာရင်းမြစ်တစ်ခုသည် ဒေတာကို ပံ့ပိုးပေးသည်ampအသွင်ပြောင်းရန်။ ထည့်သွင်းဒေတာ၏ စိတ်ကူးယဉ်နှင့် အစစ်အမှန်တစ်ဝက်များample ကို တစ်ပြိုင်နက်တည်း ထောက်ပံ့ပေးပြီး တရားဝင်မှု bit-DATAI_VALID နှင့်အတူ လိုက်ပါသွားရပါမည်။ ဒေတာအရင်းအမြစ်သည် s ကိုထောက်ပံ့ပေးနိုင်သည်။ampနာရီစက်ဝန်းတိုင်းတွင် သို့မဟုတ် မထင်သလို နှေးကွေးသောနှုန်းဖြင့် လည်ပတ်သည် (ပုံ 3-1 ကိုကြည့်ပါ)။ FFT module သည် N-input s ကိုလက်ခံရရှိပြီးနောက်amples၊ ၎င်းသည် BUF_READY အချက်ပြမှုကို လျှော့ချပေးသည်။ ပုံ 5-1 ။ ထွampIn-Place FFT စနစ်

FFT အင်ဂျင်သည် အဆင်သင့်ဖြစ်ပြီးနောက် ဒေတာကို အလိုအလျောက် စတင်လုပ်ဆောင်ပါသည်။ အနည်းဆုံးမှတ်ဉာဏ်ဖွဲ့စည်းမှုပုံစံတွင်၊ ဒေတာတင်ခြင်းပြီးသည်နှင့် ချက်ချင်းလုပ်ဆောင်ခြင်းအဆင့်ကို စတင်သည်။ buffered configuration တွင်၊ FFT အင်ဂျင်သည် ယခင် data burst တစ်ခုမပြီးမချင်း စောင့်နိုင်သည်။ ထို့နောက် အင်ဂျင်သည် အလိုအလျောက် စတင်သည်။
5.2 လွှင့်တင်ခြင်း FFT
core သည် နာရီစက်ဝန်းတိုင်းတွင်ရရှိလာသော data များကို FFT ရှေ့သို့လုပ်ဆောင်သည်။ ဒေတာလက်ခံသူသည် FFT-ed ရလဒ်များကို စဉ်ဆက်မပြတ်လက်ခံရရှိပြီး လိုအပ်ပါက လွှမ်းခြုံအလံကို စောင့်ကြည့်နေချိန်တွင် ဒေတာအရင်းအမြစ်သည် ဒေတာကို ဆက်လက်ထောက်ပံ့ပေးသည်။ ဒေတာဘောင်များကို လုပ်ဆောင်ရန် လိုအပ်ပါက ရွေးချယ်နိုင်သော ထည့်သွင်းမှု START signal နှင့် output RFS signal ကို အသုံးပြုနိုင်သည်။ ဒေတာအရင်းအမြစ်သည် အခြားဘောင်တစ်ခု၏အစကို အမှတ်အသားပြုရန် START အချက်ပြမှုကို ထုတ်ပေးပြီး ဒေတာလက်ခံသူသည် အထွက်ဘောင်၏အစကို အမှတ်အသားပြုရန် RFS အချက်ပြမှုကို အသုံးပြုသည်။ လွှင့်တင်ခြင်း CoreFFT သည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း အဆုံးမရှိရှုပ်ထွေးသောဒေတာစီးကြောင်းများကို လုပ်ဆောင်နိုင်သည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

ပုံ ၄-၄။ ထွampStreaming FFT စနစ်၏

CoreFFT v8.0
စနစ်ပေါင်းစည်းမှု

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
နောက်ဆက်တွဲ A- နေရာတွင် FFT စက်ပစ္စည်းအသုံးပြုမှု…

6. နောက်ဆက်တွဲ A- နေရာတွင် FFT ကိရိယာ အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်
ဇယား 6-1 နှင့် ဇယား 6-2 သည် နေရာအတွင်း FFT အရွယ်အစားနှင့် ဒေတာအကျယ် အမျိုးမျိုးအတွက် အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်ကို ပြသထားသည်။ ဇယား 6-3 တွင်ဖော်ပြထားသော ဖွဲ့စည်းမှုပုံစံမှ နံပါတ်များကို ရယူခဲ့သည်။
ဇယား ၆-၁။ နေရာတွင် FFT SmartFusion6 M1S2 စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် (အနိမ့်ဆုံးမှတ်ဉာဏ်ပုံစံဖွဲ့စည်းမှု)

Core Parameters များ

အထည်အလိပ်အရင်းအမြစ်အသုံးပြုမှု

တုံး

စွမ်းဆောင်ရည်

အမှတ် ၂၅၆

အကျယ် ၅၉၉

DFF 1227

4 LUT 1245

စုစုပေါင်း ၃၄

LSRAM MACC

3

4

နာရီနှုန်း
328

FFT အချိန် (များ)
3.3

512

18

1262

1521

2783

3

4

321

7.4

1024

18

1299

2029

3328

3

4

310

16.8

4096

18

1685

4190

5875

12

4

288

85.7

ဇယား ၆-၂။ နေရာတွင် FFT SmartFusion6 M2S2 စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် (Buffered Configuration)

Core Parameters များ

အမှတ်များ အကျယ်

256

18

512

18

1024

18

4096

18

အထည်အလိပ်အရင်းအမြစ်အသုံးပြုမှု

DFF

4LUT

စုစုပေါင်း

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

Blocks LSRAM 7 7 7 28

MACC 4 4 4 4

စွမ်းဆောင်ရည်

နာရီနှုန်း FFT အချိန် (များ)

328

3.3

321

7.4

310

16.8

281

87.8

အကြံပြုချက်- · ဇယား 6-1 နှင့် ဇယား 6-2 ရှိ ဒေတာများကို ပုံမှန်ပေါင်းစပ်မှုဆက်တင်များကို အသုံးပြု၍ ရယူခဲ့သည်။ Synplify frequency (MHz) ကို 500 ဟု သတ်မှတ်ခဲ့သည်။
· အသုံးပြုမှုနံပါတ်များကို Libero v12.4 ကို အသုံးပြု၍ ရရှိပြီး အသစ်သော ပြန်လည်ပြင်ဆင်မှုများဖြင့် အလားအလာရှိသော ဧရိယာနှင့် စွမ်းဆောင်ရည်မြှင့်တင်မှုများ ရှိနိုင်ပါသည်။
· ပေါင်းစပ်မှုဆက်တင်များတွင် ROM အစိတ်အပိုင်းများကို မြန်နှုန်းမြင့်အတွက် မြေပုံဆွဲထားသော ယုတ္တိဗေဒနှင့် RAM ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ခြင်းသို့ ပုံဖော်ထားသည်။
· Layout ဆက်တင်များသည် အောက်ပါအတိုင်းဖြစ်သည် ။
ဒီဇိုင်နာ ပိတ်ဆို့ဖန်တီးမှုကို ဖွင့်ထားသည်။
High Effort Layout ကို ဖွင့်ထားသည်။
· ပြထားသည့် FFT အချိန်သည် အသွင်ပြောင်းချိန်ကိုသာ ထင်ဟပ်စေသည်။ ဒေတာဒေါင်းလုဒ်လုပ်ခြင်း သို့မဟုတ် ရလဒ် အပ်လုဒ်တင်သည့်အကြိမ်များအတွက် အကောင့်မပါဝင်ပါ။

ဇယား ၆-၃။ FFT PolarFire MPF6 စက်ပစ္စည်းများ အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် (အနည်းဆုံး မမ်မိုရီဖွဲ့စည်းမှု)

Core Parameters များ

အထည်အလိပ်အရင်းအမြစ်အသုံးပြုမှု

Max နာရီ

Points WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC ကြိမ်နှုန်း

64

18

512

၁၃၀၀ ၇၆၉ ၆၈၈

0

4

415

အသွင်ပြောင်းချိန် (uS)
0.6

128

18

512

၁၃၀၀ ၇၆၉ ၆၈၈

0

4

415

1.2

256

18

512

၄ ၆၀၂၈၃၀၆ ၄ ၆၀၂၈၃၅၂

4

415

2.6

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
နောက်ဆက်တွဲ A- နေရာတွင် FFT စက်ပစ္စည်းအသုံးပြုမှု…

………..ဆက်သည်။

Core Parameters များ

အထည်အလိပ်အရင်းအမြစ်အသုံးပြုမှု

Max နာရီ

Points WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC ကြိမ်နှုန်း

512

18

0

၁၃၀၀ ၇၆၉ ၆၈၈

3

4

386

512

25

0

၁၃၀၀ ၇၆၉ ၆၈၈

6

16

364

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

6

16

369

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

12

4

352

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

15

16

339

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

54

4

296

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

75

16

325

အသွင်ပြောင်းချိန် (uS)
၁၄ ၄ ၅ ၅ ၀ ၈ ၅

ဇယား ၆-၄။ In-Place FFT PolarFire MPF6 စက်အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည် (Buffered Configuration)

Core Parameters များ

အထည်အလိပ်အရင်းအမြစ်အသုံးပြုမှု

Max နာရီ

Points WIDTH uRAM Depth 4 LUT DFF uRAM LSRAM MACC ကြိမ်နှုန်း

အသွင်ပြောင်းချိန် (uS)

64

18

512

၄ ၆၀၂၈၃၀၆ ၄ ၆၀၂၈၃၅၂

4

351

0.7

256

18

512

၄ ၆၀၂၈၃၀၆ ၄ ၆၀၂၈၃၅၂

4

351

3.1

512

18

512

၄ ၆၀၂၈၃၀၆ ၄ ၆၀၂၈၃၅၂

4

351

6.8

၇၁၄၀၅ ၀.၀၃၅

512

၄ ၆၀၂၈၃၀၆ ၄ ၆၀၂၈၃၅၂

4

278

18.7

၇၁၄၀၅ ၀.၀၃၅

0

၁၃၀၀ ၇၆၉ ၆၈၈

126

4

335

342

အကြံပြုချက်- · ဇယား 6-3 နှင့် Table 6-4 တွင် ဒေတာကို ပုံမှန် Libero SoC ကိရိယာဆက်တင်များကို အသုံးပြု၍ ရယူခဲ့သည်။ Timing ကန့်သတ်ချက်ကို 400 MHz သို့ သတ်မှတ်ခဲ့သည်။
· အသုံးပြုမှုနံပါတ်များကို Libero v12.4 ကို အသုံးပြု၍ ရရှိပြီး အသစ်သော ပြန်လည်ပြင်ဆင်မှုများဖြင့် အလားအလာရှိသော ဧရိယာနှင့် စွမ်းဆောင်ရည်မြှင့်တင်မှုများ ရှိနိုင်ပါသည်။
· ပေါင်းစပ်မှုဆက်တင်များတွင် ROM အစိတ်အပိုင်းများကို မြန်နှုန်းမြင့်အတွက် မြေပုံဆွဲထားသော ယုတ္တိဗေဒနှင့် RAM ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ခြင်းသို့ ပုံဖော်ထားသည်။
· အချိန်နှင့် လမ်းကြောင်းကို အချိန်ကိုက်မောင်းနှင်နိုင်သော High Effort Layout အတွက် နေရာနှင့် လမ်းကြောင်းကို သတ်မှတ်ထားသည်။
· FFT အချိန်သည် အသွင်ပြောင်းချိန်ကိုသာ ရောင်ပြန်ဟပ်သည်။ ဒေတာဒေါင်းလုဒ်လုပ်ခြင်း သို့မဟုတ် ရလဒ် အပ်လုဒ်တင်သည့်အကြိမ်များအတွက် အကောင့်မပါဝင်ပါ။

အရေးကြီးသည်- FPGA အရင်းအမြစ်များနှင့် စွမ်းဆောင်ရည်ဒေတာသည် PolarFire SoC မိသားစုအတွက် PolarFire မိသားစုနှင့် ဆင်တူသည်။

ဇယား ၆-၅။ In-Place FFT အသုံးချမှုနှင့် စွမ်းဆောင်ရည်ဖွဲ့စည်းမှု ကန့်သတ်ဘောင် INVERSE SCALE SCALE_EXP_ON HDL အမျိုးအစား

တန်ဖိုး 0 0 0 XNUMX Verilog

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
နောက်ဆက်တွဲ B- လွှင့်တင်နေသည့် FFT စက်အသုံးပြုမှု…

7. နောက်ဆက်တွဲ B- လွှင့်တင်ခြင်း FFT ကိရိယာ အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်
အောက်ပါဇယားများသည် streaming FFT configurations အမျိုးမျိုးအတွက် အသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်ကို ဖော်ပြပါသည်။
ဇယား ၇-၁။ လွှင့်ထုတ်ခြင်း FFT SmartFusion7 M1S2T အမြန်နှုန်း အဆင့်-၁

Core Parameters များ

အရင်းအမြစ်အသုံးပြုမှု

တုံး

နာရီနှုန်း

FFT_SIZE DATA_BITS TWID_BITS မှာယူမှု DFF 4LUT စုစုပေါင်း LSRAM uRAM MACC

16

18

18

ပြောင်းပြန် 2198 1886 4084 0

11

8

241

16

18

18

ပုံမှန် 1963 1600 3563 0

5

8

241

32

18

18

ပြောင်းပြန် 3268 2739 6007 0

16

16

225

64

18

18

ပြောင်းပြန် 3867 3355 7222 0

19

16

217

128

18

18

ပြောင်းပြန် 4892 4355 9247 5

16

24

216

256

18

18

ပြောင်းပြန် 5510 5302 10812 7

16

24

229

256

18

18

ပုံမှန် 5330 5067 10406 3

16

24

229

256

24

25

ပြောင်းပြန် 8642 7558 16200 8

21

48

223

512

18

18

ပြောင်းပြန် 6634 6861 13495 10

16

32

228

512

18

24

ပြောင်းပြန် 9302 8862 18164 12

18

64

228

1024

24

24

ပြောင်းပြန် 10847 11748 22595 17

18

64

225

1024

24

25

ပြောင်းပြန် 11643 12425 24068 19

22

64

221

အကြံပြုချက်- · uRAM အမြင့်ဆုံးအနက်ကို 64 တွင် သတ်မှတ်ထားသည်။
· အသုံးပြုမှုနံပါတ်များကို Libero v12.4 ကို အသုံးပြု၍ ရရှိပြီး အသစ်သော ပြန်လည်ပြင်ဆင်မှုများဖြင့် အလားအလာရှိသော ဧရိယာနှင့် စွမ်းဆောင်ရည်မြှင့်တင်မှုများ ရှိနိုင်သည်
· ပေါင်းစပ်မှုဆက်တင်များတွင် ROM အစိတ်အပိုင်းများကို မြန်နှုန်းမြင့်အတွက် မြေပုံဆွဲထားသော ယုတ္တိဗေဒနှင့် RAM ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ခြင်းသို့ ပုံဖော်ထားသည်။ Synplify အကြိမ်ရေ 500 သို့ သတ်မှတ်ထားသည်။
· အပြင်အဆင် မြင့်မားသော အားထုတ်မှုမုဒ်ကို သတ်မှတ်ခဲ့သည်။

ဇယား ၇-၂။ လွှင့်ထုတ်ခြင်း FFT PolarFire MPF7 မြန်နှုန်းအဆင့် -2

Core Parameters များ
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM မှာယူမှု အတိမ်အနက်

အရင်းအမြစ်အသုံးပြုမှု

နာရီ

4LUT DFF uRAM LSRAM MACC အဆင့်

16

16

18

On

256 Reverse 1306 1593 ၆

0

4

319

16

16

18

On

256 ပုံမှန် 1421 1700 12 0

4

319

32

16

18

On

256 Reverse 1967 2268 18 ၀

8

319

64

16

18

On

256 Reverse 2459 2692 15 ၀

8

319

128

20

18

On

256 ပုံမှန် 4633 4911 44 0

24

310

256

22

18

ပိတ်သည်။

256 ပုံမှန် 6596 6922 94 0

24

307

256

24

25

512

18

18

On

0

On

0

ပြောင်းပြန် 8124 8064 0

14

48

304

ပြောင်းပြန် 6686 5691 0

9

32

293

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
နောက်ဆက်တွဲ B- လွှင့်တင်နေသည့် FFT စက်အသုံးပြုမှု…

………..ဆက်ပြီး Core Parameters များ
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM မှာယူမှု အတိမ်အနက်

အရင်းအမြစ်အသုံးပြုမှု

နာရီ

4LUT DFF uRAM LSRAM MACC အဆင့်

1024

24

25

On

0

ပြောင်းပြန် 13974 10569 0

21

64

304

1024

18

18

On

0

ပုံမှန် ၁၄၂၈၉ ၁၀၈၁၆ ၀

27

64

307

2048

18

18

On

0

ပုံမှန် ၁၄၂၈၉ ၁၀၈၁၆ ၀

24

40

304

2048

18

18

On

0

ပြောင်းပြန် 12469 7319 0

16

40

315

4096

24

25

On

0

ပုံမှန် ၁၄၂၈၉ ၁၀၈၁၆ ၀

59

80

305

4096

28

28

On

512 ပုံမှန် 34448 17097 120 48

80

301

အကြံပြုချက်- · ရှေ့ဇယားရှိ ဒေတာကို ပုံမှန် Libero SoC ကိရိယာဆက်တင်များကို အသုံးပြု၍ ရယူခဲ့သည်။ Timing ကန့်သတ်ချက်ကို 400 MHz သို့ သတ်မှတ်ခဲ့သည်။
· လွှင့်ခြင်းဗိသုကာ၏ စက်ပစ္စည်းအသုံးပြုမှုနံပါတ်များသည် AXI4S အင်တာဖေ့စ်နှင့် မူရင်းအင်တာဖေ့စ်နှစ်ခုစလုံးအတွက် တူညီသည်
· အသုံးပြုမှုနံပါတ်များကို Libero v12.4 ကို အသုံးပြု၍ ရရှိပြီး အသစ်သော ပြန်လည်ပြင်ဆင်မှုများဖြင့် အလားအလာရှိသော ဧရိယာနှင့် စွမ်းဆောင်ရည်မြှင့်တင်မှုများ ရှိနိုင်သည်
· ပေါင်းစပ်မှုဆက်တင်များတွင် ROM အစိတ်အပိုင်းများကို မြန်နှုန်းမြင့်အတွက် မြေပုံဆွဲထားသော ယုတ္တိဗေဒနှင့် RAM ပိုမိုကောင်းမွန်အောင်ပြုလုပ်ခြင်းသို့ ပုံဖော်ထားသည်။
· အချိန်ကိုက်မောင်းနှင်နိုင်သော High Effort Layout အတွက် နေရာနှင့် လမ်းကြောင်းကို သတ်မှတ်ပေးထားသည်။
· FPGA အရင်းအမြစ်များနှင့် စွမ်းဆောင်ရည်ဒေတာသည် PolarFire SoC မိသားစုအတွက် PolarFire မိသားစုနှင့် ဆင်တူသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

8. ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း
တည်းဖြတ်မှုမှတ်တမ်းသည် စာရွက်စာတမ်းတွင် အကောင်အထည်ဖော်ခဲ့သော အပြောင်းအလဲများကို ဖော်ပြသည်။ အပြောင်းအလဲများကို လက်ရှိထုတ်ဝေမှုအများဆုံးမှ စတင်၍ ပြန်လည်ပြင်ဆင်ခြင်းဖြင့် စာရင်းပြုစုထားပါသည်။
ဇယား ၄-၁။ ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

ပြန်လည်ပြင်ဆင်သည့်နေ့စွဲဖော်ပြချက်

C

08/2022 စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု C တွင်၊ ဇယား ၆-၁၊ ဇယား ၆-၂၊ ဇယား ၆-၃၊ ဇယား ၆-၄၊ ဇယား ၇-၁၊

ဇယား ၇-၂။

B

07/2022 စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု B တွင် အောက်ပါတို့သည် အပြောင်းအလဲများစာရင်းဖြစ်သည်-

· အပ်ဒိတ်လုပ်ထားသည်- 2 တွင် ဇယား 2-2.1.2။ ဆိပ်ကမ်းများ။

· အပ်ဒိတ်လုပ်ထားသည်- 2 တွင် ဇယား 4-2.2.2။ ဆိပ်ကမ်းများ။

· အပ်ဒိတ်လုပ်ထားသည်- 4.4။ ဒီဇိုင်းကန့်သတ်ချက်များ။

· ဖယ်ရှားလိုက်သည်- "အချိန်သတ်မှတ်ခြင်း ကန့်သတ်ချက်များ" ကဏ္ဍကို ဖယ်ရှားခဲ့သည်။

A

07/2022 စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု A တွင် အောက်ပါတို့သည် အပြောင်းအလဲများစာရင်းဖြစ်သည်-

· စာရွက်စာတမ်းအား Microchip နမူနာပုံစံသို့ ရွှေ့ပြောင်းထားသည်။

· စာရွက်စာတမ်းနံပါတ်ကို 50003348 မှ DS50200267A သို့ အပ်ဒိတ်လုပ်ခဲ့သည်။

· အောက်ပါကဏ္ဍများကို အပ်ဒိတ်လုပ်ထားသည်-

အင်္ဂါရပ်များတွင် ဇယား ၁။

စက်ပစ္စည်းအသုံးပြုမှုနှင့် စွမ်းဆောင်ရည်။

ဇယား 1-2 တွင် 1.4.4.2။ အတိုင်းအတာမုဒ်ထည့်သွင်းမှု ဘစ်အနံ ကန့်သတ်ချက်များ။

ပုံ 1-7 တွင် 1.4.4.3။ Scale Schedule ကိုထည့်သွင်းခြင်း။

ဇယား 1-3 တွင် 1.4.4.3။ Scale Schedule ကိုထည့်သွင်းခြင်း။

ဇယား 2-3 တွင် 2.2.1။ Configuration Parameters

ဇယား 2-4 တွင် 2.2.2။ ဆိပ်ကမ်းများ။

ဇယား 2-2 တွင် 2.1.2။ ဆိပ်ကမ်းများ။

ပုံ 4-2 တွင် 4.2။ SmartDesign တွင် CoreFFT ကို ပြင်ဆင်ခြင်း။

· အောက်ပါကဏ္ဍများကို ထည့်သွင်းထားသည်- 1.4.3။ Streaming FFT Output Data Words Order. ၂.၂.၃။ AXI2.2.3 Streaming Interface အတွက် အဝင်/အထွက် ဒေတာဘောင်ဖော်မတ်။ ၄.၃။ သရုပ်သကန်စီးဆင်းမှုများ။ ၄.၄။ ဒီဇိုင်းကန့်သတ်ချက်များ။ ၄.၅။ Libero SoC တွင်ပေါင်းစပ်ခြင်း။ ၄.၆။ Libero SoC ရှိ နေရာနှင့် လမ်းကြောင်း။
· အောက်ပါကဏ္ဍများကို ဖယ်ရှားလိုက်သည်- "ပံ့ပိုးထားသော ဗားရှင်း။" "သဘာဝထွက်ရှိမှုအမိန့်"

10

—

PolarFire® SoC ပံ့ပိုးမှု ထည့်သွင်းထားသည်။

9

—

“ထုတ်ကုန်ပံ့ပိုးမှု”- ဖယ်ရှားထားသည်။

8

—

CoreFFT v7.0 နှင့်ဆက်စပ်သော အပြောင်းအလဲများကို အပ်ဒိတ်လုပ်ထားသည်။

7

—

CoreFFT v6.4 နှင့်ဆက်စပ်သော အပြောင်းအလဲများကို အပ်ဒိတ်လုပ်ထားသည်။

6

—

CoreFFT v6.3 နှင့်ဆက်စပ်သော အပြောင်းအလဲများကို အပ်ဒိတ်လုပ်ထားသည်။

5

—

ပံ့ပိုးထားသော မိသားစုများ (SAR 47942) နှင့်ဆက်စပ်သော အပြောင်းအလဲများကို အပ်ဒိတ်လုပ်ထားသည်။

4

—

CoreFFT v6.1 နှင့်ဆက်စပ်သော အပြောင်းအလဲများကို အပ်ဒိတ်လုပ်ထားသည်။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

………..ဆက်လက်ပြင်ဆင်သည့်နေ့စွဲ

3

—

2

—

1

—

ဖော်ပြချက်
အောက်ပါတို့သည် စာရွက်စာတမ်း၏ ပြန်လည်ပြင်ဆင်မှု 3.0 ရှိ အပြောင်းအလဲများစာရင်းဖြစ်သည်- · CoreFFT v6.0 နှင့် သက်ဆိုင်သည့် အပ်ဒိတ်လုပ်ထားသော အပြောင်းအလဲများ။ · ထုတ်ဝေမှုတွင် SmartFusion2 မိသားစု (In-Place ဗိသုကာသီးသန့်) အတွက် ပံ့ပိုးမှု ထပ်လောင်းပေးပါသည်။
အောက်ပါတို့သည် စာရွက်စာတမ်း၏ တည်းဖြတ်မှု 2.0 တွင် အပြောင်းအလဲများစာရင်းဖြစ်သည်- · CoreFFT v5.0 နှင့် သက်ဆိုင်သည့် မွမ်းမံထားသော အပြောင်းအလဲများ။ · ဤထုတ်ဝေမှုတွင် လက်ရှိ In-place CoreFFT v4.0 တွင် ဗိသုကာအသစ်တစ်ခု ထပ်လောင်းသည်။ · ဗိသုကာအသစ်သည် မြန်နှုန်းမြင့်ဒေတာစီးဆင်းမှုကို ပြောင်းလဲပေးသည့် Streaming Forward နှင့် Inverse FFT ကို ပံ့ပိုးပေးသည်။
ကနဦး ထုတ်ဝေမှု။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
Microchip FPGA ပံ့ပိုးမှု
Microchip FPGA ထုတ်ကုန်အုပ်စုသည် ၎င်း၏ထုတ်ကုန်များကို ဖောက်သည်ဝန်ဆောင်မှု၊ ဖောက်သည်နည်းပညာပံ့ပိုးမှုစင်တာ၊ a website နှင့် ကမ္ဘာတစ်ဝှမ်းရှိ အရောင်းရုံးများ။ ပံ့ပိုးကူညီမှုအား မဆက်သွယ်မီ Microchip အွန်လိုင်းရင်းမြစ်များကို သွားရောက်ကြည့်ရှုရန် အကြံပြုလိုသည်မှာ ၎င်းတို့၏မေးမြန်းချက်များကို ဖြေပြီးသားဖြစ်နိုင်ချေများပါသည်။ နည်းပညာပံ့ပိုးကူညီမှုစင်တာမှတဆင့် ဆက်သွယ်ပါ။ webwww.microchip.com/support ရှိ ဆိုဒ်။ FPGA စက်ပစ္စည်းအပိုင်းနံပါတ်ကို ဖော်ပြပါ၊ သင့်လျော်သော case အမျိုးအစားကို ရွေးချယ်ပြီး ဒီဇိုင်းကို အပ်လုဒ်လုပ်ပါ။ fileနည်းပညာပိုင်းဆိုင်ရာ ပံ့ပိုးကူညီမှု ကိစ္စတစ်ခုကို ဖန်တီးနေစဉ်။ ထုတ်ကုန်စျေးနှုန်း၊ ထုတ်ကုန်အဆင့်မြှင့်တင်မှု၊ အပ်ဒိတ်အချက်အလက်၊ မှာယူမှုအခြေအနေနှင့် ခွင့်ပြုချက်ကဲ့သို့သော နည်းပညာမဟုတ်သော ထုတ်ကုန်ပံ့ပိုးမှုအတွက် ဖောက်သည်ဝန်ဆောင်မှုကို ဆက်သွယ်ပါ။
· မြောက်အမေရိကမှ 800.262.1060 ကိုခေါ်ဆိုပါ · ကျန်ကမ္ဘာ့မှ၊ 650.318.4460 ကိုခေါ်ဆိုပါ · Fax ကို ကမ္ဘာပေါ်ရှိ မည်သည့်နေရာမှမဆို 650.318.8044
Microchip အချက်အလက်
Microchip ပါ။ Website
Microchip သည် ကျွန်ုပ်တို့မှ တစ်ဆင့် အွန်လိုင်း ပံ့ပိုးမှု ပေးပါသည်။ webwww.microchip.com/ တွင်ဆိုက်။ ဒီ website ကိုဖန်တီးရန်အသုံးပြုသည်။ files နှင့် အချက်အလက်များကို ဖောက်သည်များအတွက် အလွယ်တကူ ရရှိနိုင်သည်။ ရရှိနိုင်သောအကြောင်းအရာအချို့တွင်-
· ထုတ်ကုန်ပံ့ပိုးမှု ဒေတာစာရွက်များနှင့် အမှားအယွင်းများ၊ အပလီကေးရှင်းမှတ်စုများနှင့် များample ပရိုဂရမ်များ၊ ဒီဇိုင်းအရင်းအမြစ်များ၊ အသုံးပြုသူ၏လမ်းညွှန်ချက်များနှင့် ဟာ့ဒ်ဝဲပံ့ပိုးမှုစာရွက်စာတမ်းများ၊ နောက်ဆုံးထွက်ဆော့ဖ်ဝဲလ်များနှင့် မော်ကွန်းတင်ထားသောဆော့ဖ်ဝဲများ
· ယေဘူယျနည်းပညာပံ့ပိုးကူညီမှု မကြာခဏမေးလေ့ရှိသောမေးခွန်းများ (FAQs)၊ နည်းပညာဆိုင်ရာ ပံ့ပိုးကူညီမှုတောင်းဆိုမှုများ၊ အွန်လိုင်းဆွေးနွေးမှုအဖွဲ့များ၊ Microchip ဒီဇိုင်းမိတ်ဖက်ပရိုဂရမ်အဖွဲ့ဝင်စာရင်း
· Microchip ထုတ်ကုန်ရွေးချယ်ခြင်းနှင့် မှာယူခြင်းဆိုင်ရာ လမ်းညွှန်ချက်များ၊ နောက်ဆုံးထုတ် Microchip သတင်းထုတ်ပြန်ချက်များ၊ ဆွေးနွေးပွဲများနှင့် ပွဲများစာရင်း၊ Microchip အရောင်းရုံးများစာရင်းများ၊ ဖြန့်ဖြူးသူများနှင့် စက်ရုံကိုယ်စားလှယ်များ၊
ထုတ်ကုန်ပြောင်းလဲမှု အကြောင်းကြားချက် ဝန်ဆောင်မှု
Microchip ၏ထုတ်ကုန်ပြောင်းလဲမှုသတိပေးချက်ဝန်ဆောင်မှုသည် သုံးစွဲသူများအား Microchip ထုတ်ကုန်များပေါ်တွင် လက်ရှိရှိနေစေရန် ကူညီပေးပါသည်။ စာရင်းသွင်းသူများသည် သတ်မှတ်ထားသော ထုတ်ကုန်မိသားစု သို့မဟုတ် စိတ်ပါဝင်စားသော ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာတစ်ခုနှင့် ပတ်သက်သည့် အပြောင်းအလဲများ၊ အပ်ဒိတ်များ၊ တည်းဖြတ်မှုများ သို့မဟုတ် အမှားအယွင်းများ ရှိသည့်အခါတိုင်း အီးမေးလ်အကြောင်းကြားချက် ရရှိပါမည်။ မှတ်ပုံတင်ရန်၊ www.microchip.com/pcn သို့သွား၍ မှတ်ပုံတင်ခြင်းလမ်းညွှန်ချက်များကို လိုက်နာပါ။
ဖောက်သည်ပံ့ပိုးမှု
Microchip ထုတ်ကုန်များကို အသုံးပြုသူများသည် လမ်းကြောင်းများစွာမှတစ်ဆင့် အကူအညီများကို ရရှိနိုင်သည်- · ဖြန့်ဖြူးသူ သို့မဟုတ် ကိုယ်စားလှယ် · Local Sales Office · Embedded Solutions Engineer (ESE) · နည်းပညာပံ့ပိုးမှု
ဝယ်ယူသူများသည် ၎င်းတို့၏ ဖြန့်ဖြူးရောင်းချသူ၊ ကိုယ်စားလှယ် သို့မဟုတ် ESE ကို ပံ့ပိုးကူညီရန် ဆက်သွယ်သင့်သည်။ ဖောက်သည်များကို ကူညီရန် ဒေသတွင်း အရောင်းရုံးများလည်း ရှိသည်။ အရောင်းရုံးများနှင့် တည်နေရာများစာရင်းကို ဤစာတမ်းတွင် ထည့်သွင်းထားသည်။ နည်းပညာပိုင်းဆိုင်ရာ ပံ့ပိုးကူညီမှုများကို ရရှိနိုင်မည်ဖြစ်သည်။ webဆိုက်- www.microchip.com/support ရှိ
Microchip Devices Code Protection Feature
Microchip ထုတ်ကုန်များတွင် ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်၏ အောက်ပါအသေးစိတ်အချက်အလက်များကို မှတ်သားထားပါ-

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
· Microchip ထုတ်ကုန်များသည် ၎င်းတို့၏ သီးခြား Microchip Data Sheet တွင်ပါရှိသော သတ်မှတ်ချက်များနှင့် ကိုက်ညီပါသည်။ · လုပ်ငန်းလည်ပတ်မှုအတွင်း ရည်ရွယ်ထားသည့်ပုံစံဖြင့် အသုံးပြုသည့်အခါ ၎င်း၏ထုတ်ကုန်မိသားစုသည် လုံခြုံသည်ဟု Microchip မှယုံကြည်သည်။
သတ်မှတ်ချက်များနှင့် ပုံမှန်အခြေအနေများအောက်တွင်။ · Microchip သည် တန်ဖိုးရှိပြီး ၎င်း၏ ဉာဏပစ္စည်းဆိုင်ရာ အခွင့်အရေးများကို ပြင်းပြင်းထန်ထန် ကာကွယ်ပေးသည်။ ကုဒ်ကို ဖောက်ဖျက်ရန် ကြိုးစားခြင်း။
Microchip ထုတ်ကုန်၏ အကာအကွယ်အင်္ဂါရပ်များကို တင်းကြပ်စွာတားမြစ်ထားပြီး ဒစ်ဂျစ်တယ်ထောင်စုနှစ်မူပိုင်ခွင့်အက်ဥပဒေကို ချိုးဖောက်နိုင်သည်။ · Microchip နှင့် အခြား semiconductor ထုတ်လုပ်သူသည် ၎င်း၏ကုဒ်၏ လုံခြုံရေးကို အာမခံနိုင်မည်မဟုတ်ပေ။ ကုဒ်အကာအကွယ်သည် ကျွန်ုပ်တို့သည် ထုတ်ကုန်သည် “မပျက်စီးနိုင်သော” ဖြစ်သည်ဟု အာမခံသည်ဟု မဆိုလိုပါ။ ကုဒ်အကာအကွယ်သည် အဆက်မပြတ် ပြောင်းလဲနေသည်။ Microchip သည် ကျွန်ုပ်တို့၏ထုတ်ကုန်များ၏ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်များကို စဉ်ဆက်မပြတ်တိုးတက်ကောင်းမွန်အောင်လုပ်ဆောင်ရန် ကတိပြုပါသည်။
ဥပဒေသတိပေးချက်
ဤထုတ်ဝေမှုနှင့် ဤနေရာတွင်ရှိအချက်အလက်များကို Microchip ထုတ်ကုန်များကို ဒီဇိုင်းထုတ်ခြင်း၊ စမ်းသပ်ခြင်းနှင့် Microchip ထုတ်ကုန်များကို သင့်အက်ပ်လီကေးရှင်းနှင့် ပေါင်းစပ်ရန်အပါအဝင် Microchip ထုတ်ကုန်များနှင့်သာ အသုံးပြုနိုင်ပါသည်။ ဤအချက်အလက်ကို အခြားနည်းဖြင့် အသုံးပြုခြင်းသည် ဤစည်းကမ်းချက်များကို ချိုးဖောက်ပါသည်။ စက်ပစ္စည်းအပလီကေးရှင်းများနှင့်ပတ်သက်သည့် အချက်အလက်များကို သင့်အဆင်ပြေစေရန်အတွက်သာ ပံ့ပိုးပေးထားပြီး အပ်ဒိတ်များဖြင့် အစားထိုးနိုင်ပါသည်။ သင်၏လျှောက်လွှာသည် သင်၏သတ်မှတ်ချက်များနှင့် ကိုက်ညီကြောင်း သေချာစေရန်မှာ သင်၏တာဝန်ဖြစ်သည်။ အပိုပံ့ပိုးကူညီမှုအတွက် သင့်ပြည်တွင်းရှိ Microchip အရောင်းရုံးသို့ ဆက်သွယ်ပါ သို့မဟုတ် www.microchip.com/en-us/support/ design-help/client-support-services တွင် အပိုပံ့ပိုးကူညီမှုရယူပါ။
ဤအချက်အလက်များကို Microchip “ရှိသကဲ့သို့” မှ ပံ့ပိုးပေးပါသည်။ MICROCHIP သည် မည်သည့်အမျိုးအစားကိုမဆို ကိုယ်စားပြုခြင်း သို့မဟုတ် အာမခံချက်များအား ဖော်ပြခြင်း သို့မဟုတ် အဓိပ္ပါယ်ဖွင့်ဆိုသည်ဖြစ်စေ စာဖြင့်ဖြစ်စေ သို့မဟုတ် နှုတ်ဖြင့်ဖြစ်စေ၊ ဥပဒေအရဖြစ်စေ သို့မဟုတ် အခြားနည်းဖြင့်ဖြစ်စေ ပါဝင်သည့်အချက်အလက်များနှင့်သက်ဆိုင်သော်လည်း အကန့်အသတ်မရှိ ဖော်ပြထားသည်ဖြစ်စေ ချိုးဖောက်မှုမရှိသော၊ ရောင်းဝယ်ဖောက်ကားခြင်းနှင့် ကြံ့ခိုင်မှုတို့သည် ၎င်း၏အခြေအနေ၊ အရည်အသွေး သို့မဟုတ် စွမ်းဆောင်ရည်နှင့်သက်ဆိုင်သော အာမခံချက်များ သို့မဟုတ် အထူးရည်ရွယ်ချက်အတွက် သို့မဟုတ် အာမခံချက်။
သွယ်ဝိုက်သော၊ အထူး၊ ပြစ်ဒဏ်ခတ်မှု၊ မတော်တဆ သို့မဟုတ် အကျိုးဆက်ဖြစ်သော ဆုံးရှုံးမှု၊ ပျက်စီးမှု၊ ကုန်ကျစရိတ်၊ ကုန်ကျစရိတ်၊ သို့မဟုတ် စရိတ်စက တစ်မျိုးမျိုးအတွက် မည်ကဲ့သို့သော သက်ရောက်မှုရှိစေကာမူ၊ MICROCHIP သည် ဖြစ်နိုင်ခြေ သို့မဟုတ် ပျက်စီးမှုများသည် မျှော်မှန်းနိုင်သည်ဟု အကြံပြုထားသည်။ ဥပဒေအရ ခွင့်ပြုထားသော အတိုင်းအတာအထိ၊ သတင်းအချက်အလက်နှင့် သက်ဆိုင်သည့် မည်သည့်နည်းဖြင့်မဆို တောင်းဆိုမှုအားလုံးတွင် Microchip ၏ စုစုပေါင်းတာဝန်ဝတ္တရားမှာ အချက်အလက်များ သို့မဟုတ် ၎င်း၏အသုံးပြုမှုတွင် သက်ဆိုင်သည့် အခကြေးငွေပမာဏထက် ကျော်လွန်မည်မဟုတ်ပါ ၊ အကယ်၍ သင့်တွင်ပါရှိသည့် ပမာဏအတိုင်း ရှိပါက၊ အချက်အလက်
အသက်ကယ်ထောက်ပံ့မှုနှင့်/သို့မဟုတ် ဘေးကင်းရေးအပလီကေးရှင်းများတွင် Microchip စက်ပစ္စည်းများကို အသုံးပြုခြင်းသည် ဝယ်သူ၏အန္တရာယ်မှာ လုံးလုံးလျားလျားဖြစ်ပြီး ဝယ်ယူသူသည် ယင်းအသုံးပြုမှုမှရရှိလာသော ပျက်စီးဆုံးရှုံးမှုများ၊ အရေးဆိုမှုများ၊ လျော်ကြေးများ သို့မဟုတ် ကုန်ကျစရိတ်များမှ ကာကွယ်ရန်၊ လျော်ကြေးပေးပြီး ကိုင်ဆောင်ရန် သဘောတူပါသည်။ မည်သည့် Microchip ဉာဏပစ္စည်းမူပိုင်ခွင့်အခွင့်အရေးများအောက်တွင်၊ သွယ်ဝိုက်၍ဖြစ်စေ၊ အခြားနည်းဖြင့်ဖြစ်စေ လိုင်စင်များကို အခြားနည်းဖြင့်ဖော်ပြခြင်းမပြုဘဲ ဖြန့်ဝေခြင်းမပြုပါ။
ကုန်အမှတ်တံဆိပ်များ
Microchip အမည်နှင့် လိုဂို၊ Microchip လိုဂို၊ Adaptec၊ AVR၊ AVR လိုဂို၊ AVR Freaks၊ BesTime၊ BitCloud၊ CryptoMemory၊ CryptoRF၊ dsPIC၊ flexPWR၊ HELDO၊ IGLOO၊ JukeBlox၊ KeeLoq၊ Kleer၊ LANCheck၊ LinkMD, maXtouch MediaLB၊ megaAVR၊ Microsemi၊ Microsemi လိုဂို၊ အများစု၊ အများဆုံး လိုဂို၊ MPLAB၊ OptoLyzer၊ PIC၊ picoPower၊ PICSTART၊ PIC32 လိုဂို၊ PolarFire၊ Prochip ဒီဇိုင်နာ၊ QTouch၊ SAM-BA၊ SenGenuity၊ SpyNIC၊ SST၊ SST Logoym၊ SuperFlash၊ ၊ SyncServer၊ Tachyon၊ TimeSource၊ tinyAVR၊ UNI/O၊ Vectron နှင့် XMEGA တို့သည် USA နှင့် အခြားနိုင်ငံများရှိ Microchip Technology Incorporated ၏ မှတ်ပုံတင်ထားသော ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။
AgileSwitch၊ APT၊ ClockWorks၊ The Embedded Control Solutions ကုမ္ပဏီ၊ EtherSynch၊ Flashtec၊ Hyper Speed ​​Control၊ HyperLight Load၊ Libero၊ motorBench၊ mTouch၊ Powermite 3၊ Precision Edge၊ ProASIC၊ ProASIC Plus၊ ProASIC Plus လိုဂို၊ Quiet-Wire၊ SmartFusion၊ SyncWorld၊ Temux၊ TimeCesium၊ TimeHub၊ TimePictra၊ TimeProvider၊ TrueTime နှင့် ZL တို့သည် USA တွင် Microchip Technology Incorporated ၏ မှတ်ပုံတင်ထားသော ကုန်အမှတ်တံဆိပ်များဖြစ်သည်
ကပ်လျက်သော့ဖိနှိပ်မှု၊ AKS၊ အင်နာလော့-ဖော်-the-ဒစ်ဂျစ်တယ်ခေတ်၊ မည်သည့် Capacitor၊ AnyIn၊ AnyOut၊ တိုးမြှင့်ပြောင်းလဲခြင်း၊ BlueSky၊ BodyCom၊ Clockstudio၊ CodeGuard၊ CryptoAuthentication၊ CryptoAutomotive၊ CryptoCompanion၊ CryptoPICDnamic၊ ds၊ ၊ DAM၊ ECAN၊ Espresso T1S၊ EtherGREEN၊ GridTime၊ IdealBridge၊ In-Circuit Serial Programming၊ ICSP၊ INICnet၊ Intelligent Paralleling၊ IntelliMOS၊ Inter-Chip ချိတ်ဆက်မှု၊ JitterBlocker၊ Knob-on-Display၊ KoDto၊ maxCryView၊ memBrain၊ Mindi၊ MiWi၊ MPASM၊ MPF၊ MPLAB အသိအမှတ်ပြုလိုဂို၊ MPLIB၊ MPLINK၊ MultiTRAK၊ NetDetach၊ Omniscient Code Generation၊ PICDEM၊ PICDEM.net၊ PICkit၊ PICtail၊ PowerSmart၊ PureSilicon၊ QMatrix၊ REAL ICE ၊Rpp RTG4၊ SAM-

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

CoreFFT v8.0
ICE၊ Serial Quad I/O၊ simpleMAP၊ SimpliPHY၊ SmartBuffer၊ SmartHLS၊ SMART-I.S.၊ storClad၊ SQI၊ SuperSwitcher၊ SuperSwitcher II၊ Switchtec၊ SynchroPHY၊ စုစုပေါင်းခံနိုင်ရည်၊ ယုံကြည်ရသောအချိန်၊ TSHARC၊ USBCheck၊ VariSense၊ VectorBlox၊ ViewSpan၊ WiperLock၊ XpressConnect နှင့် ZENA တို့သည် US နှင့် အခြားနိုင်ငံများတွင် ထည့်သွင်းထားသော Microchip Technology ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ SQTP သည် US တွင်ထည့်သွင်းထားသော Microchip Technology ၏ဝန်ဆောင်မှုအမှတ်အသားတစ်ခုဖြစ်သည်။ Adaptec လိုဂို၊ Frequency on Demand၊ Silicon Storage Technology နှင့် Symmcom တို့သည် အခြားသောနိုင်ငံများရှိ Microchip Technology Inc. ၏ မှတ်ပုံတင်ထားသောကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ GestIC သည် Microchip Technology Germany II GmbH & Co. KG ၏ မှတ်ပုံတင်ထားသော ကုန်အမှတ်တံဆိပ်တစ်ခုဖြစ်ပြီး အခြားနိုင်ငံများရှိ Microchip Technology Inc. ၏ လုပ်ငန်းခွဲတစ်ခုဖြစ်သည်။ ဤနေရာတွင် ဖော်ပြထားသော အခြားကုန်အမှတ်တံဆိပ်များအားလုံးသည် ၎င်းတို့၏ သက်ဆိုင်ရာကုမ္ပဏီများ၏ ပိုင်ဆိုင်မှုဖြစ်သည်။ © 2022၊ Microchip Technology Incorporated နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ ISBN: 978-1-6683-1058-8
အရည်အသွေးစီမံခန့်ခွဲမှုစနစ်
Microchip ၏ အရည်အသွေးစီမံခန့်ခွဲမှုစနစ်များနှင့် ပတ်သက်သော အချက်အလက်များအတွက်၊ www.microchip.com/quality သို့ ဝင်ရောက်ကြည့်ရှုပါ။

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

အမေရိကား
Corporate Office 2355 West Chandler Blvd Chandler၊ AZ 85224-6199 ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ နည်းပညာပံ့ပိုးမှု- www.microchip.com/support Web လိပ်စာ- www.microchip.com Atlanta Duluth, GA ဖုန်း- ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ Austin, TX ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ Boston Westborough, MA ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ Chicago Itasca, IL ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ Dallas Addison၊ TX ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ ဒက်ထရွိုက်နိုဗီ၊ MI ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဟူစတန်၊ TX ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ Indianapolis Noblesville၊ တယ်လီဖုန်း၊ ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ Los Angeles Mission Viejo, CA Tel: ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄ ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ Raleigh, NC ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ နယူးယောက်၊ NY Tel: ၇၃၆-၇၈၄-၆၀၉၄ San Jose, CA ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ကနေဒါ – တိုရွန်တို ဖုန်း ၇၃၆-၇၈၄-၆၀၉၄ ဖက်စ်- ၇၃၆-၇၈၄-၆၀၉၄

ကမ္ဘာတစ်ဝှမ်း အရောင်းနှင့် ဝန်ဆောင်မှု

အာရှ/ပစိဖိတ်ဒေသ
သြစတြေးလျ - ဆစ်ဒနီ ဖုန်း : 61-2-9868-6733 တရုတ် - ဘေဂျင်း ဖုန်း : 86-10-8569-7000 တရုတ် - ချန်ဒူး ဖုန်း : 86-28-8665-5511 တရုတ် - ချုံကင်း ဖုန်း : 86-23-8980-9588 တရုတ် - Dongguan ဖုန်း : 86-769-8702-9880 တရုတ် – Guangzhou ဖုန်း : 86-20-8755-8029 တရုတ် – Hangzhou ဖုန်း : 86-571-8792-8115 တရုတ် – Hong Kong SAR Tel : 852-2943-5100 တရုတ် – Nanjing Tel 86-25-8473-2460 တရုတ် – Qingdao ဖုန်း : 86-532-8502-7355 တရုတ် – Shanghai ဖုန်း : 86-21-3326-8000 တရုတ် – Shenyang ဖုန်း : 86-24-2334-2829 တရုတ် – Shenzhen ဖုန်း : 86 -755-8864-2200 တရုတ် – Suzhou ဖုန်း 86-186-6233-1526 တရုတ် – Wuhan ဖုန်း 86-27-5980-5300 တရုတ် – Xian ဖုန်း 86-29-8833-7252 တရုတ် – Xiamen ဖုန်း 86-592 -2388138 China – Zhuhai Tel: 86-756-3210040

အာရှ/ပစိဖိတ်ဒေသ
India – Bangalore Tel : 91-80-3090-4444 India – New Delhi Tel : 91-11-4160-8631 India – Pune Tel : 91-20-4121-0141 Japan – Osaka Tel : 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia – Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel : 60-4-227-8870 Philippines – Manila Tel : 63-2-634-9065 Singapore Tel : 65-6334-8870 Taiwan – Hsin Chu Tel : 886-3-577-8366 Taiwan – Kaohsiung Tel : 886- 7-213-7830 ထိုင်ဝမ် – တိုင်ပေ ဖုန်း : 886-2-2508-8600 ထိုင်း – ဘန်ကောက် ဖုန်း : 66-2-694-1351 ဗီယက်နမ် – ဟိုချီမင်း ဖုန်း : 84-28-5448-2100

ဥရောပ
Austria – Wels Tel : 43-7242-2244-39 Fax : 43-7242-2244-393 Denmark – Copenhagen Tel : 45-4485-5910 Fax : 45-4485-2829 Finland – Espoo Tel : 358-9-4520 ပြင်သစ် – ပဲရစ် ဖုန်း : 820-33-1-69-53-63 ဖက်စ် : 20-33-1-69-30-90 ဂျာမနီ – Garching Tel : 79-49-8931 Germany – Haan Tel : 9700-49-2129 Germany – Heilbronn Tel : 3766400-49-7131 Germany – Karlsruhe Tel : 72400-49-721 Germany – Munich Tel : 625370-49-89-627-144 Fax : 0-49-89-627-144 Germany – Rosenheim Tel : 44 -49-8031-354 Israel – Ra'anana Tel: 560-972-9-744 Italy – Milan Tel: 7705-39-0331 Fax: 742611-39-0331 Italy – Padova Tel: 466781-39-049 –untherland ဖုန်း- 7625286-31-416 ဖက်စ်- 690399-31-416 နော်ဝေး- ထွန်ဟိမ်း ဖုန်း- 690340-47 ပိုလန်- ဝါဆော ဖုန်း- 72884388-48-22 ရိုမေးနီးယား- ဘူခါရက်စ် ဖုန်း- 3325737-40-21-407- မက်ဒရစ် : 87-50-34-91-708 Fax : 08-90-34-91-708 ဆွီဒင် – Gothenberg Tel : 08-91-46-31-704 ဆွီဒင် – Stockholm Tel : 60-40-46-8 UK – Wokingham ဖုန်း : 5090-4654-44-118 Fax : 921-5800-44-118

© 2022 Microchip Technology Inc.
နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ

အသုံးပြုသူလမ်းညွှန်

DS50003348C-စာမျက်နှာ ၁

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

MICROCHIP v8.0 CoreFFT Fourier အသွင်ပြောင်းခြင်း။ [pdf] အသုံးပြုသူလမ်းညွှန် v8.0 CoreFFT Fourier Transform၊ v8.0 CoreFFT၊ Fourier Transform၊ အသွင်ပြောင်း

ကိုးကား

• အသုံးပြုသူလက်စွဲ