MICROCHIP RTG4 Radiation Tolerant Generation ၄
နိဒါန်း
ဤအပလီကေးရှင်းမှတ်စုသည် RTG4 ရောင်ခြည်ဒဏ်ခံနိုင်သော FPGA ၏ SerDes Blocks များ၏ ရည်ညွှန်းနာရီ (REFCLK) ထည့်သွင်းမှုများကိုမောင်းနှင်ရန်အတွက် အသုံးပြုနိုင်သည့် Vectron နာရီရင်းမြစ်များနှင့် အင်တာဖေ့စ်ဆားကစ်များကို ဖော်ပြထားပါသည်။
Microchip RTG4 (Radiation-Tolerant Generation4) FPGA (Field Programmable Gate Array) သည် clock inputs အမျိုးအစားနှစ်မျိုးဖြင့် နာရီအချက်ပြမှုများကို လက်ခံရရှိနိုင်ပါသည်။
- Digital Fabric ရှိ ယုတ္တိဗေဒဆိုင်ရာ နာရီအဖြစ် အသုံးပြုရန်အတွက် RTG4 ၏ ယေဘူယျရည်ရွယ်ချက်နှင့် သီးသန့်နာရီထည့်သွင်းသည့် ပင်နံပါတ်များသို့ နာရီအချက်ပြမှုများ။
- မြန်နှုန်းမြင့် SerDes Blocks ချစ်ပ်ပေါ်ရှိ အထူးမြန်နှုန်းမြင့် SerDes Blocks ဖြင့် အသုံးပြုရန်အတွက် ရည်ညွှန်းနာရီတစ်ခု ထည့်သွင်းပေးသော SerDes Blocks ရည်ညွှန်းနာရီအဝင်ပင်များထဲသို့ နာရီအချက်ပြမှုများ။
နာရီထည့်သွင်းမှု နှစ်မျိုးထဲမှ RTG4 REFCLK ထည့်သွင်းမှုများကို ဤအက်ပ်လီကေးရှင်းမှတ်စုအတွက် စစ်ဆေးမည်ဖြစ်သည်။ RTG4 REFCLK ထည့်သွင်းမှုများကို FPGA ဒီဇိုင်နာတစ်ဦးမှ အမျိုးမျိုးသောလက်ခံမှုအမျိုးအစားများ (ကွဲပြားသော သို့မဟုတ် အဆုံးသတ်အချက်ပြ) တစ်ခုစီတွင် ပရိုဂရမ်ပြုလုပ်နိုင်ပြီး တစ်ခုစီတွင် စံနာရီဒရိုက်ဘာတစ်ခုစီဖြင့် အသုံးပြုသည့်အခါ တိုက်ရိုက်အင်တာဖေ့စ် သို့မဟုတ် ဘာသာပြန်ကြားခံဆားကစ်ချိတ်ဆက်မှုများကို ကောင်းစွာလုပ်ဆောင်ရန် တိုက်ရိုက်အင်တာဖေ့စ်လိုအပ်မည့် လော့ဂျစ်အဆင့်သတ်မှတ်ချက်များရှိသည်။ RTG4 ဒစ်ဂျစ်တယ်အထည်အလိပ်သို့ နာရီထည့်သွင်းခြင်းဆိုင်ရာ အချက်အလက် (အထက် '1' အမျိုးအစား) ကို ဤနေရာတွင် မဖော်ပြထားသော်လည်း ၎င်းအား RTG4 REFCLK လက်ခံကိရိယာများသို့ နာရီထည့်သွင်းခြင်းကဲ့သို့ စံဒရိုက်ဘာနာရီနှင့် ချိတ်ဆက်နိုင်ပါသည်။
ဤစက်ပစ္စည်းများကို စာရင်းပြုစုခြင်းနှင့် ဆွေးနွေးခြင်းအပြင်၊ ဤ Application Note သည် RTG4 REFCLK Inputs သတ်မှတ်ချက် logic အဆင့်များကို ဇယား 4 တွင်ပြသထားသော နာရီရင်းမြစ်ဒရိုင်ဘာများအတွက် လိုအပ်သော လော့ဂျစ်အဆင့်များကို အကျဉ်းချုံးဖော်ပြထားပါသည်။ ဖြေရှင်းချက်များသည် ဟာ့ဒ်ဝဲအလုပ်လုပ်ကြောင်းယုံကြည်မှုပေးစွမ်းနိုင်စေရန်အတွက် Application Note သည် RTG4 DevKit တွင် စမ်းသပ်ထားသော ပုံမှန်လှိုင်းပုံစံအချို့နှင့် တိုင်းတာမှုများကို ပြသထားသည်။
RTG4 FPGA REFCLK ထည့်သွင်းမှုများကို မောင်းနှင်ရန်အတွက် နာရီများ
ဤအပလီကေးရှင်းသည် မျိုးစုံသော oscillator စီးရီးများ၊ လိုအပ်သော circuitry နှင့် RTG4 REFCLK အတွက် ဆက်စပ်ဆက်တင်များကို အသေးစိတ်မှတ်သားထားသည်။ ဇယား 1 သည် အများအားဖြင့် ကြိမ်နှုန်းများတွင် မှာယူနိုင်သော oscillator အစိတ်အပိုင်းနံပါတ်များအတွက် သုံးစွဲသူများအတွက် အမြန်ကိုးကားချက်ပေးပါသည်။ ဖော်ပြထားသော oscillators များသည် 2.5V သို့မဟုတ် 3.3V single-end CMOS သို့မဟုတ် 3.3V ဖြည့်စွက် LVDS အထွက်၊ 100 krad အနည်းဆုံး စုစုပေါင်း ionizing dose (TID) နှင့် LVCMOS25၊ LVCMOS33 သို့မဟုတ် LVDS25_ODT ဆက်တင်ဖြင့် RTG4 နှင့် တိုက်ရိုက်တွဲနိုင်သည်။ RTG4 ၏ စိစစ်မှုအဆင့်များအတွက် အပြည့်အဝလိုက်နာမှုရှိသော အနိမ့်ဆုံး ကုန်ကျစရိတ် ရွေးချယ်စရာများကို စာရင်းပြုစုထားပါသည်။ အခြားဖွဲ့စည်းပုံများ၊ ဓါတ်ရောင်ခြည်အဆင့် (300 krad အထိ) သို့မဟုတ် oscillator enclosures လိုအပ်ပါက ဇယား 1 ပြီးနောက် အချက်အလက်ကို ပေးထားသည်။ ဇယား 1 ပြီးနောက် အချက်အလက်များကို လိုက်နာမှု ရည်ရွယ်ချက်များအတွက်လည်း ပေးထားပါသည်။
ဇယား 1- အကြံပြုထားသော VECTRON မြင့်မားသောယုံကြည်စိတ်ချရသော OSCILLATOR မော်ဒယ်များ
| FPGA စစ်ဆေးမှုအဆင့် | ပင်မနာရီကြိမ်နှုန်း | Output Logic | Oscillator မော်ဒယ်နံပါတ် | Vectron High Reliability Oscillator Standard ရည်ညွှန်းချက် |
| ES, MS, Proto | 100 MHz | CMOS | 1157D100M0000BX | OS-68338 |
| B | 1157B100M0000BE | |||
| EV၊ V | 1157R100M0000BS | |||
| ES, MS, Proto | 100 MHz | LVDS | 1203D100M0000BX | DOC203679 |
| B | 1203B100M0000BE | |||
| EV၊ V | 1203R100M0000BS | |||
| ES, MS, Proto | 125 MHz | CMOS | 1403D125M0000BX | DOC204900 |
| 1403D125M0000CX | ||||
| B | 125 MHz | CMOS | 1403B125M0000BE | DOC204900 |
| 1403B125M0000CE | ||||
| EV | 125 MHz | CMOS | 1403R125M0000BS | DOC204900 |
| 1403R125M0000CS | ||||
| ES, MS, Proto | 125 MHz | LVDS | 1203D125M0000BX | DOC203679 |
| B | 1203B125M0000BE | |||
| EV၊ V | 1203R125M0000BS | |||
| ES, MS, Proto | 156.25 MHz | LVDS | 1203D156M2500BX | DOC203679 |
| B | 1203B156M2500BE | |||
| EV၊ V | 1203R156M2500BS |
ပရိုဂရမ်တစ်ခုသည် အကြိမ်ရေ၊ လော့ဂျစ်အထွက်၊ ပံ့ပိုးမှုပမာဏတစ်ခု လိုအပ်နေပါက၊tage၊ TID အဆင့် သို့မဟုတ် oscillator enclosure၊ အောက်ဖော်ပြပါ Vectron မြင့်မားသောယုံကြည်စိတ်ချရမှု Oscillator Standards အားလုံးကို REFCLK အဖြစ်အသုံးပြုရန် အကြံပြုထားပါသည်။
- LVDS (တပ်ဆင်ပုံ 2 နှင့် ပုံ 4 ကိုကြည့်ပါ)
- LVPECL (တပ်ဆင်ပုံ ၇၊ ပုံ ၉၊ နှင့် ပုံ ၁၁ ကိုကြည့်ပါ)။
- DOC203810၊ Oscillator Specification၊ Hi-Rel Standard အတွက် Hybrid Clock၊ LVPECL Output
- CMOS (ပုံ 13 ကိုကြည့်ပါ)
- OS-68338Oscillator Specification၊ Hybrid Clock၊ Hi-Rel Standard၊ CMOS Output (3.3V ထောက်ပံ့မှု၊ 100 krad)
- DOC206379၊ Oscillator Specification၊ Hi-Rel Standard အတွက် Hybrid Clock၊ 300 krad Tolerant CMOS (3.3V ထောက်ပံ့မှု၊ 300 krad)
- DOC204900၊ Oscillator Specification၊ Hi-Rel Standard အတွက် Hybrid Clock၊ High Frequency CMOS (2.5V/3.3V ထောက်ပံ့မှု၊ 100 krad)
RTG4 FPGA REFCLK ထည့်သွင်းမှုများ
RTG4 REFCLK ထည့်သွင်းမှုများကို FPGA ဒီဇိုင်နာမှ အောက်တွင်ဖော်ပြထားသော IO စံနှုန်းများထဲမှ တစ်ခုသို့ (အကိုးအကား- UG0567 သုံးစွဲသူလမ်းညွှန် ဇယား 5၊ RTG4 FPGA High-Speed Serial Interfaces) ကို ပြင်ဆင်သတ်မှတ်နိုင်ပါသည်။
ဇယား 2- ထည့်သွင်းဖွဲ့စည်းမှုရွေးချယ်စရာများ
| SERDES_VDDI ထောက်ပံ့ရေး | 3.3V | 2.5V | 1.8V |
| ပံ့ပိုးထားသော စံနှုန်းများ | LVTTL/LVCMOS33 | LVCMOS ၃၃ | LVCMOS ၃၃ |
| LVDS33 | LVDS25 (မှတ်ချက် ၁၀) | SSTL18-အတန်းအစား ၁ | |
| LVPECL | RSDS | SSTL18-အတန်းအစား ၁ | |
| RSDS | Mini-LVDS | HSLT18-Class 1 | |
| Mini-LVDS | SSTL25-အတန်းအစား ၁ | — | |
| — | SSTL25-အတန်းအစား ၁ | — |
မှတ်ချက်
- LVDS33 နှင့် LVDS25 အတွက်၊ ဒီဇိုင်နာများသည် RGT4 I/O အသုံးပြုသူများ လမ်းညွှန် နှင့် DS0131 RTG4 FPGA ဒေတာစာရွက်ကို မှန်ကန်သော ရပ်စဲမှုနှင့် ဘုံမုဒ် အကြံပြုချက်များ အတွက် အကောင်းဆုံး တုန်လှုပ်ချောက်ချားဖွယ် စွမ်းဆောင်ရည်ကို ရရှိစေရန် ရည်ညွှန်းသင့်ပါသည်။
- HCSL ထည့်သွင်းမှုများကို Libero မှ LVDS I/O STD ထည့်သွင်းမှုများဖြင့် တိုက်ရိုက်ပံ့ပိုးပေးပါသည်။ Libero တွင် သီးခြား HCSL I/O STD မရှိပါ။ HCSL လိုအပ်သော ဒီဇိုင်းများကို LVDS25 I/O စံနှုန်းကို အသုံးပြု၍ ပံ့ပိုးပေးပါသည်။
I/O Standard ကို ပရိုဂရမ်ရေးဆွဲခြင်းသည် သက်ဆိုင်ရာ REFCLK ထည့်သွင်းမှုများ အမျိုးအစားကိုလည်း သတ်မှတ်ပေးမည်ဖြစ်သည်။ အောက်ပါ လူကြိုက်များသော REFCLK ထည့်သွင်းမှုများကို အကြံပြုချက်များဖြင့် ဤလျှောက်လွှာမှတ်စုတွင် တင်ပြသည်-
- LVDS25_ODT- ODT သည် off-die termination ဖြင့်မိတ်ဆက်ထားသော လျှပ်စစ်ပြတ်တောက်မှုများကို လျှော့ချခြင်းဖြင့် အချက်ပြပတ်ဝန်းကျင်ကို ပိုမိုကောင်းမွန်စေသည်။ ထို့ကြောင့်၊ ၎င်းသည် ပိုမိုမြင့်မားသော အချက်ပြမှုနှုန်းများ (Microchip_RTG4_FPGA_IO_user_Guide_UG0741_V4) ဖြင့် ယုံကြည်စိတ်ချရသော လုပ်ဆောင်ချက်ကို လုပ်ဆောင်နိုင်စေသည်။ ၎င်းသည် ဆူညံသံထုတ်လွှတ်မှုနှင့် ဆူညံသံကြားဖြတ်မှုများကို လျှော့ချရန် Built-in ODT ဖြင့် လက်ခံသူထံသို့ ဘုံမုဒ်တွင် ဆူညံသံပယ်ချခြင်းကို ပေးပါသည်။ LVDS25_ODT ကိုမောင်းနှင်ရန်အတွက် LVDS သို့မဟုတ် LVPECL နာရီ (အင်တာဖေ့စ်ဆားကစ် လိုအပ်သည်) ကို အသုံးပြုနိုင်သည်။
- LVDS25- အကောင်းဆုံးလှိုင်းပုံသဏ္ဍာန်နှင့်တုန်လှုပ်ခြင်းစွမ်းဆောင်ရည်အတွက် LVDS25_ODT ကိုအသုံးပြုရန် အကြံပြုထားသည်။ LVDS25 ကိုအသုံးပြုသောအခါတွင် ပြင်ပကွဲပြားမှုရပ်စဲရန် လိုအပ်သည်။ Standard LVDS ဒရိုက်ဘာဖြင့်အသုံးပြုသောအခါ VID အနည်းဆုံးလိုအပ်ချက်အနားသတ်ကို မြှင့်တင်ရန် 200Ω (ပုံမှန်) ၏ ပြင်ပကွဲပြားမှုရပ်စဲရေးခံနိုင်ရည်အား အသုံးပြုနိုင်သည်။
ပိုမိုကောင်းမွန်သော လှိုင်းပုံသဏ္ဍာန်နှင့် တုန်လှုပ်ခြင်းစွမ်းဆောင်ရည်အတွက် 200Ωဝန်အား RTG4 လက်ခံသူအဝင်အဝင် ပင်များအနီးတွင် ထားရပါမည်။ - LVDS33- စံ LVDS အထွက်ကွဲပြားမှု vol ထက် မြင့်မားသော အနည်းဆုံး VID လိုအပ်ချက် 0.50V ကြောင့် ၎င်းကို အသုံးပြုရန် အကြံပြုထားခြင်း မရှိပါ။tage သည် 0.34V ဖြစ်ပြီး အနိမ့်ဆုံး LVPECL အထွက်ကွဲပြားမှု vol ထက်လည်း မြင့်မားသည်။tagဇယား 4 အရ 0.470V ၏ e။
- LVPECL33- Standard LVPECL အထွက် ဘုံမုဒ် vol ထက် နိမ့်သော VICM လိုအပ်ချက် 1.8V အမြင့်ဆုံး လိုအပ်ချက်ကြောင့် ၎င်းကို အသုံးပြုရန် အကြံပြုထားခြင်း မရှိပါ။tage ၏ 2.0V နှင့် 0.600V အနိမ့်ဆုံး VID လိုအပ်ချက်ကြောင့်၊ အနိမ့်ဆုံး LVPECL output differential vol ထက် ပိုမြင့်သည်၊tagဇယား 4 အရ 0.470V ၏ e။
- LVCMOS33/LVCMOS25- ဤသည်ကိုအသုံးပြုရန်အကြံပြုသည်။ ၎င်းတို့သည် အစိတ်အပိုင်းအရေအတွက်ကိုလျှော့ချရန် ရိုးရှင်းသောတိုက်ရိုက်ချိတ်ဆက်မှုများအတွက် အင်တာဖေ့စ်ဘာသာပြန်ဆားကစ်မလိုအပ်ဘဲ တစ်ခုတည်းအဆုံးသတ် REFCLK ထည့်သွင်းမှုများဖြစ်သည်။ OS-68338 3.3V နာရီ 100 MHz အထိ LVCMOS33 ကို မောင်းနှင်အသုံးပြုနိုင်ပါသည်။ 300 krad DOC206379 3.3V နာရီကို 80 MHz အထိ LVCMOS33 မောင်းနှင်ရန်အတွက် အသုံးပြုနိုင်ပါသည်။ ပိုမိုမြန်ဆန်သောအမြန်နှုန်းအတွက်၊ DOC204900 မှ 125 MHz အထိ မြင့်မားသောကြိမ်နှုန်း 2.5V/3.3V CMOS နာရီကို LVCMOS25 (2.5V နာရီဖြင့်အသုံးပြုသည်) သို့မဟုတ် LVCMOS33 (3.3V နာရီဖြင့်အသုံးပြုသည်) ကိုမောင်းနှင်နိုင်သည်။ မြင့်မားသောကြိမ်နှုန်း CMOS DOC204900 ၏ အမြင့်ဆုံးလည်ပတ်မှုကြိမ်နှုန်းမှာ 160 MHz ဖြစ်သော်လည်း RTG4 လက်ခံသူ၏ မြင့်မားသော input capacitance 20 pF max ကြောင့် အပလီကေးရှင်းကို 125 MHz ကန့်သတ်ထားသည်။ ဤအပလီကေးရှင်းကန့်သတ်ချက်သည် ပါဝါ dissipation ဖော်မြူလာကို အသုံးပြု၍ တုန်ခါမှုနာရီများ၏ အထွက်နစ်/ရင်းမြစ် လက်ရှိလုပ်ဆောင်နိုင်စွမ်းနှင့် capacitive load (ဤကိစ္စတွင်တွင် 20 pF) ကို အခြေခံထားသည်။
Capacitive-Load Power Consumption ကို အောက်ပါညီမျှခြင်းမှတစ်ဆင့် တွက်ချက်ပါသည်။
ညီမျှခြင်း ၁-
ဘယ်မှာလဲ-
C = load capacitance ။
f = အချက်ပြကြိမ်နှုန်း။
IC = ရွေ့လျားသုံးစွဲမှု လက်ရှိ။
P=C x V CC₂ xf=V CC x IC
IC = C x V CC xf
ဟောင်းအတွက်ample၊ 125 MHz နှင့် 3.0V ထောက်ပံ့မှုတွင်၊ စားသုံးမှုလက်ရှိကို 20 pF x 3.0V x 125 MHz = 7.5 mA အဖြစ် တွက်ချက်သည်၊၊ မျှော်လင့်ထားသည့်အတိုင်း၊ အကြံပြုထားသည့် sink/source current 12 mA (ရည်ညွှန်းချက်- TI 54AC00-SP)၊ DOC204900 တွင်အသုံးပြုထားသော အထွက်ကြားခံကြားခံ။
RTG4 REFCLK ထည့်သွင်းမှု VOLTAGE သတ်မှတ်ချက်များနှင့် ဒရိုက်ဘာမှ ထွက်သည့်ဒေတာ
input voltagRTG4 REFCLK သွင်းအားစုများ၏ e လိုအပ်ချက်များကို ဇယား 4 တွင်ဖော်ပြထားသော driver output data အား သတ်မှတ်ချက်ကန့်သတ်ချက်များကို ဖြည့်ဆည်းပေးရန် ဇယား 3 တွင်ဖော်ပြထားပါသည်။
ဇယား 3- RTG4 SERDES REFCLK ထည့်သွင်းမှု VOLTAGE သတ်မှတ်ချက်များ (မှတ်ချက် 1)
| REFCLK ထည့်သွင်းခြင်း။ | ရောင်းလိုအားပမာဏtagအီး (VDDI) |
VID (မှတ်ချက် ၁၀) |
VICM (မှတ်ချက် ၁၀) |
||||
| မင်း | စာရိုက်ပါ။ | မက်တယ်။ | မင်း | စာရိုက်ပါ။ | မက်တယ်။ | ||
| LVDS25_ODT | 2.5V ±5% | 0.20V | 0.35V | 2.40V | 0.05V | 1.25V | 1.50V |
| LVDS25 | 2.5V ±5% | 0.20V | 0.35V | 2.40V | 0.05V | 1.25V | 2.20V |
| LVDS33 (မှတ်ချက် ၁၀) | 3.3V ±5% | 0.50V | — | 2.40V | 0.60V | 1.25V | 1.80V |
| LVPECL33 (မှတ်ချက် ၁၀) | 3.3V ±5% | 0.60V | — | 2.40V | 0.60V | — | 1.80V |
|
— |
VIL |
VIH |
|||||
| LVCMOS ၃၃ | 2.5V ±5% | -0.30V | — | 0.70V | 1.7V | — | 2.625V |
| LVCMOS ၃၃ | 3.3V ±5% | -0.30V | — | 0.80V | 2.0V | — | 3.450V |
မှတ်ချက်
- SerDes REFCLK ထည့်သွင်းမှု Vol တွင် နောက်ထပ်အသေးစိတ်အချက်အလက်များအတွက် Microchip RTG4_FPGA ဒေတာစာရွက်ကို ကြည့်ပါ။tage သတ်မှတ်ချက်များ။
- ပုံ 1 သည် ကွဲပြားသောထည့်သွင်းမှုများအတွက် VID နှင့် VICM ကို သရုပ်ဖော်သည်။ VID သည် VDiff ၏ ထက်ဝက်ဖြစ်ပြီး input တစ်ခုမှ ground သို့ ကိုးကားသည့် single-end signal နှင့် ညီမျှကြောင်း သတိပြုပါ။
- LVDS33 နှင့် LVPECL33 အတွက် RTG4 FPGA REFCLK ထည့်သွင်းမှုကဏ္ဍတွင် ရှင်းပြထားသည့်အတိုင်း LVDS33 နှင့် LVPECL33 ကို အသုံးမပြုပါနှင့်။ ဇယား 4 ရှိ အထွက်ဒေတာအပိုင်းအခြားများနှင့် နှိုင်းယှဉ်ထားသော ဤသတ်မှတ်ချက်ကန့်သတ်ချက်များကို ဤကောက်ချက်အား ပံ့ပိုးရန်အတွက် အသုံးပြုပါသည်။
ပုံ 1- ကွဲပြားသောထည့်သွင်းမှုများအတွက် VID နှင့် VICM။
ထို့အပြင် VICM နှင့် VID သည် အောက်ဖော်ပြပါ ဖော်မြူလာများ၏ အခြေအနေများနှင့် ကိုက်ညီရမည်-
ညီမျှခြင်း ၁-
VICM + (V ID/2)< VDDI + 0.4V
နှင့်
VICM- (VID/2)>–0.3V
ဇယား 4- CLOCK DRIVER INTERFACE ဖွဲ့စည်းမှု နှင့် အထွက်ဒေတာ (မှတ်ချက် 1)
| Setup ပုံ | Interface ဖွဲ့စည်းမှု | VID (မှတ်ချက် ၁၀) | VICM (မှတ်ချက် ၁၀) | ||||
| မင်း | စာရိုက်ပါ။ | မက်တယ်။ | မင်း | စာရိုက်ပါ။ | မက်တယ်။ | ||
| ပုံ ၂ (မှတ်ချက် ၁၀) | LVDS မှ LVDS25_ODT တိုက်ရိုက်အင်တာဖေ့စ် | 0.250V | 0.340V | 0.450V | 1.125V | 1.250V | 1.450V |
| ပုံ ၂ (မှတ်ချက် ၁၀) | LVDS မှ LVDS25 200Ω ရပ်စဲခြင်း။ | 0.520V | 0.610V | 0.720V | 1.125V | 1.350V | 1.500V |
| ပုံ ၂ (မှတ်ချက် ၁၀) | LVPECL မှ LVDS25_ODT VICM 3.3V-Bias | 0.470V | 0.800V | 0.950V | မှတ်ချက် ၁၀ | 1.240V | မှတ်ချက် ၁၀ |
| ပုံ ၂ (မှတ်ချက် ၁၀) | LVPECL မှ LVDS25_ODT VICM Self-Bias | 0.470V | 0.800V | 0.950V | 1.030V | 1.233V | 1.437V |
| ပုံ ၂ (မှတ်ချက် ၁၀) | LVPECL မှ LVDS25_ODT VICM Self-Bias2 | 0.289V | 0.493V | 0.586V | 1.030V | 1.233V | 1.437V |
|
— |
VIL |
VIH |
|||||
| ပုံ ၂ (မှတ်ချက် ၁၀) | CMOS မှ LVCMOS33 | 0.297V | 0.330V | 0.363V | 2.673V | 2.970V | 3.267V |
| (မှတ်ချက် ၁၀) | CMOS မှ LVCMOS25 | 0.237V | 0.250V | 0.263V | 2.138V | 2.250V | 2.363V |
မှတ်ချက်
- RTG4 REFCLK Inputs Vol နှင့် ကိုက်ညီစေရန် အထွက်ဒေတာကို VID နှင့် VICM အဖြစ် မှတ်တမ်းတင်ထားသည်။tage အကိုးအကား။ နာရီရင်းမြစ်အသုံးပြုမှုနှင့် အင်တာဖေ့စ်ဆားကစ်များအကြောင်း အသေးစိတ်အတွက် တပ်ဆင်ပုံများနှင့် ရလဒ်လှိုင်းပုံစံများကို ကြည့်ပါ။ နောက်ထပ်အချက်အလက်များအတွက် Jitter Measurements အပိုင်းကိုလည်း ကြည့်ပါ။
- VID နှင့် VICM ကို Ground ကိုရည်ညွှန်းသည်။ VID သည် RTG4 REFCLK ထည့်သွင်းမှုများ၏ သတ်မှတ်ချက် VID နှင့် ကိုက်ညီရန် RTG4 လက်ခံကိရိယာ၏ ထည့်သွင်းမှုတွင် တိုင်းတာသည့် တစ်ခုတည်းသော အဆုံးအချက်ပြအချက်ပြမှုဖြစ်သည် (ဇယား 3 ၏ မှတ်ချက် 2 ကိုကြည့်ပါ)။ လော့ဂျစ်အဆင့်များအားလုံးသည် RTG4 REFCLK ထည့်သွင်းမှုများအတွက် လိုအပ်သော ဖော်မြူလာများ၏ အခြေအနေများနှင့် ကိုက်ညီသည်- VICM + (VID/2) < VDDI + 0.4V နှင့် VICM – (VID/2) > –0.3V။
- သတ်မှတ်ပုံ 2- VID နှင့် VICM ကန့်သတ်ချက်များကို output vol ဖြင့်သတ်မှတ်သည်။tagVectron ဇယား 2 မှ e အဆင့်များ
စံ LVDS အတွက် DOC203679။ - သတ်မှတ်ပုံ 4- VID နှင့် VICM တို့၏ ပုံမှန်တန်ဖိုးများကို တိုင်းတာမှုများဖြင့် ဆုံးဖြတ်သည်။
- သတ်မှတ်ပုံ 7- VID အပိုင်းအခြားကို အထွက် vol ဖြင့် ဆုံးဖြတ်သည်။tagVectron DOC203810 ဇယား 2 မှ e အဆင့်များ၊ “Output Voltage- VOH = VCC – 1.085 မှ VCC – 0.880၊ VOL = VCC – 1.830 မှ VCC – 1.555” ။
The biasing network resistors (R3 to R6) and its supply voltage သည် ဤအစီအစဥ်အတွက် VICM အပိုင်းအခြားကို ဆုံးဖြတ်မည်ဖြစ်သည်။ - သတ်မှတ်ပုံ 9- VID အပိုင်းအခြားကို အထွက် vol ဖြင့် ဆုံးဖြတ်သည်။tagVectron DOC203810 ဇယား 2 မှ e အဆင့်များ၊ “Output Voltage- VOH = VCC – 1.085 မှ VCC – 0.880၊ VOL = VCC – 1.830 မှ VCC – 1.555” ။
LVPECL အထွက် ဘုံမုဒ် voltage ကို VCC – 1.3V အဖြစ် တွက်ချက်သည်။ VCC ၏ 3.3V ±10% ဖြင့် VICM သည် resistor nominal တန်ဖိုးများနှင့်အတူ ဤ interface scheme အတွက် 1.030V မှ 1.437V အထိ ကွာသည်။ - သတ်မှတ်ပုံ 11- VID အပိုင်းအခြားကို အထွက် vol ဖြင့် ဆုံးဖြတ်သည်။tagVectron ဇယား 2 မှ e အဆင့်များ
DOC203810၊ “ထွက်ကုန် Voltage: VOH = VCC – 1.085 to VCC – 0.880၊ VOL = VCC – 1.830 to VCC – 1.555” နှင့် vol မှတဆင့်tage ပိုင်းခြားခြင်း၊ 51Ω နှင့် 82Ω resistor ကွန်ရက်။ LVPECL အထွက် ဘုံမုဒ် voltage ကို VCC – 1.3V အဖြစ် တွက်ချက်သည်။ VCC ၏ 3.3V ±10% ဖြင့် VICM သည် resistor nominal တန်ဖိုးများနှင့်အတူ ဤ interface scheme အတွက် 1.030V မှ 1.437V အထိ ကွာသည်။ - သတ်မှတ်ပုံ 13- VIL နှင့် VIH အပိုင်းအခြားကို VIL = VCC x 0.1 နှင့် VIH = VCC x 0.9 အဖြစ် စံ CMOS လော့ဂျစ်အဆင့်များဖြင့် ဆုံးဖြတ်သည်၊tage 3.3V ±10% သို့မဟုတ် 2.5V ±5%။
RTG4 မျက်နှာပြင်၏အဆင့် နှင့် နှိုင်းယှဉ်မှု။ OSCILLATOR စိစစ်မှုများနှင့် မျိုးရိုးဗီဇများ
MIL-PRF-38535 (ဓာတ်ရောင်ခြည် ခိုင်မာသော အီလက်ထရွန်နစ်ပစ္စည်းများအတွက်) နှင့် MIL-PRF55310 (ပုံဆောင်ခဲအော်စစီလီတာများအတွက်) တွင်ဖော်ပြထားသော လိုအပ်ချက်များတွင် ကွဲလွဲမှုများကြောင့်၊ စစ်ဆေးမှုအဆင့်များနှင့် အစိတ်အပိုင်းမျိုးရိုးများကို အတိအကျကိုက်ညီမှု မရှိနိုင်ပါ။ ဇယား 5 သည် RTG4 အတွက် စစ်ဆေးမှုအဆင့်များကို အကျဉ်းချုပ်ပြီး Vectron Oscillators အတွက် သက်ဆိုင်ရာ စိစစ်မှုနှင့် မျိုးရိုးအဆင့်များကို အကြံပြုထားသည်။ ဖောက်သည်များအား ပြန်လည်အားပေးပါသည်။view အပြည့်အဝလိုက်နာမှုသေချာစေရန် မစ်ရှင်အရေးပါသောအက်ပ်လီကေးရှင်းများအတွက် သက်ဆိုင်သောသတ်မှတ်ချက်များ။
ဇယား 5- RTG4 စိစစ်မှုအဆင့်များနှင့် OSCILLATOR စိစစ်ခြင်းနှင့် မျိုးရိုးဗီဇများ
| RTG4 စိစစ်တယ်။ အဆင့် | Oscillator စစ်ဆေးမှု | Oscillator Component Pedigree | ဖော်ပြချက် |
| ES, MS, Proto | X | D | ကွန်မြူနတီအဆင့် အစိတ်အပိုင်းများနှင့် သုတ်သင်ရှင်းလင်းခြင်းမဟုတ်သော quartz တို့ဖြင့် မြင့်မားသော ယုံကြည်စိတ်ချရသော ဒီဇိုင်းကို အသုံးပြုထားသော အင်ဂျင်နီယာမော်ဒယ် ဟာ့ဒ်ဝဲ။ |
| B | E | B | စစ်ဘက်အဆင့် အစိတ်အပိုင်းများဖြင့် မြင့်မားသော ယုံကြည်စိတ်ချရသော ဒီဇိုင်းကို အသုံးပြု၍ စစ်ဘက်အဆင့် ဟာ့ဒ်ဝဲကို အသုံးပြု၍ |
| EV၊ V | S | R | 100 krad အသေ၊ အာကာသအဆင့် အစိတ်အပိုင်းများနှင့် သုတ်သင်ရှင်းလင်းသော quartz ပါသည့် Space Grade ဟာ့ဒ်ဝဲ။ |
အထွေထွေ အကြံပြုချက်များနှင့် အနှစ်ချုပ်
- ကွဲပြားသောမောင်းနှင်မှုအတွက် 200Ω ရပ်စဲခြင်းကဲ့သို့သော ပြင်ပခုခံအားတစ်ခုအား အသုံးပြုသောအခါ၊ ၎င်းအား ကွဲပြားမှုလက်ခံသည့်အဝင်ပေါက်များအနီးဆုံးထားရှိရမည်ဖြစ်သည်။ မဟုတ်ပါက၊ လှိုင်းပုံစံနှင့် တုန်လှုပ်ခြင်းတို့သည် အလွန်ပျက်စီးသွားလိမ့်မည်။
- အကောင်းဆုံးလှိုင်းပုံသဏ္ဍာန်နှင့်တုန်လှုပ်ခြင်းစွမ်းဆောင်ရည်အတွက် နာရီဒရိုင်ဘာအမျိုးအစားအားလုံးအတွက် RTG4 ကွဲပြားမှုလက်ခံသည့်ကိရိယာကို ပြင်ပခုခံမှု (100Ω သို့မဟုတ် 200Ω) သို့မဟုတ် ODT (RTG4 On-Die Termination) ဖြင့်သော်လည်းကောင်း အဝင်တွင် ပိတ်ရပါမည်။
- အနှောင့်အယှက်များကို လျှော့ချရန်နှင့် ဂီယာလိုင်းပေါ်ရှိ ရောင်ပြန်ဟပ်မှုများကို လျှော့ချရန်နှင့် ဖြစ်နိုင်ချေရှိသော impedance မကိုက်ညီမှုကြောင့် RTG4 လက်ခံသူ၏ input pins များအနီးတွင် နာရီ oscillator driver ကို တတ်နိုင်သမျှ ထားသင့်သည်။
- ဇယား 4 တွင်ဖော်ပြထားသော ယာဉ်မောင်းများနှင့် အင်တာဖေ့စ်ဆားကစ်များကို အသုံးပြုရန် အကြံပြုထားသည်။ RTG4 REFCLK ထည့်သွင်းမှုများ LVDS33 နှင့် LVPECL33 ကို အသုံးမပြုပါနှင့်။
ဇယား 6- RTG4 REFCLK ထည့်သွင်းမှုများနှင့် နာရီဒရိုင်ဘာ မက်ထရစ်
| အချက်ပြအမျိုးအစား | RTG4 |
Vectron Clock Driver |
|||||
| REFCLK ထည့်သွင်းမှု | နာရီအမျိုးအစား | Spec Drawing | Radiation Tolerance | ရောင်းလိုအားပမာဏtage | မက်တယ်။ အကြိမ်ရေ | Termination Circuit | |
| ကွဲပြားမှု | LVDS25_ODT | LVDS | DOC203679 | ၁၀၀ ကျပ် | 3.3V | 200 MHz | တိုက်ရိုက်အင်တာဖေ့စ် ပုံ ၂ |
| DOC206903 | ၁၀၀ ကျပ် | 3.3V | 200 MHz | ||||
| LVDS25_ODT | LVPECL | DOC203810 | 50 krad (ELDRS) | 3.3V | 700 MHz | ပုံ ၂, ပုံ ၂, ပုံ ၂ | |
| LVDS25 | LVDS | DOC203679 | ၁၀၀ ကျပ် | 3.3V | 200 MHz | 200Ω၊ ပုံ ၂ | |
| DOC206903 | ၁၀၀ ကျပ် | 3.3V | 200 MHz | ||||
| LVDS33 |
မသုံးပါနှင့် |
||||||
| LVPECL33 |
မသုံးပါနှင့် |
||||||
| Single- ပြီးသွားပြီ | LVCMOS ၃၃ | CMOS | OS-68338 | ၁၀၀ ကျပ် | 3.3V | 100 MHz | တိုက်ရိုက်အင်တာဖေ့စ် ပုံ ၂ |
| DOC204900 | ၁၀၀ ကျပ် | 3.3V | 125 MHz | ||||
| DOC206379 | ၁၀၀ ကျပ် | 3.3V | 80 MHz | ||||
| LVCMOS ၃၃ | CMOS | DOC204900 | ၁၀၀ ကျပ် | 2.5V | 125 MHz | တိုက်ရိုက်အင်တာဖေ့စ် ပုံ ၂ | |
ကွဲပြားသောအချက်ပြအက်ပလီကေးရှင်းအတွက်၊ သတ်မှတ်ရန် RTG4 အတွက် တစ်ခုတည်းသောရွေးချယ်မှုသည် LVDS25_ODT (LVDS သို့မဟုတ် LVPECL နာရီဒရိုက်ဗာဖြင့်အသုံးပြုသည်) သို့မဟုတ် LVDS25 (LVDS နာရီဒရိုက်ဘာနှင့် ပြင်ပ 200Ω ရပ်စဲမှုဖြင့်အသုံးပြုသည်)။ CMOS တစ်ခုတည်းအဆုံးသတ်အချက်ပြဖြေရှင်းချက်သည် အကောင်းဆုံး စုစုပေါင်း Jitter နှင့် Deterministic Jitter စွမ်းဆောင်ရည်ကို ပေးစွမ်းသည် (Jitter Measurements Table 7၊ Table 8 နှင့် Table 9 ကိုကြည့်ပါ)၊ ရိုးရှင်းသော တိုက်ရိုက်အင်တာဖေ့စ်နှင့် ရွေးချယ်စရာများ 2.5V သို့မဟုတ် 3.3V ထောက်ပံ့မှုကို အသုံးပြုရန်၊ သို့သော် အမြန်နှုန်းကို 100 MHz (OS-68338), 100 MHz (OS-68338), 320 MHz (DO20 MHz) နှင့် 100 MHz ကန့်သတ်ထားသည်။ Vectron CMOS နာရီသုံးလုံးအတွက် (DOC204900)။
CirCUIT Interface နှင့် Data
ပုံ 2- LVDS မှ RTG4 LVDS25_ODT၊ တိုက်ရိုက်အင်တာဖေ့စ်။
ပုံ 3- တိုင်းတာထားသော Waveforms၊ LVDS မှ LVDS25_ODT၊ Direct Interface (RTG4 DevKit တွင် တိုင်းတာထားသော Waveforms)။
မှတ်ချက်
- တိုင်းတာမှုများအတွက် LeCroy တက်ကြွသော စုံစမ်းစစ်ဆေးရေး ZS1500 1.5 GHz ကို အသုံးပြုခဲ့သည်။ VID1 နှင့် VID2 ကို အခန်းအပူချိန်တွင် မြေပြင်ကို ရည်ညွှန်း၍ တိုင်းတာသည်။
- တပ်ဆင်မှုပုံစံအတွက် ပုံ 2 ကိုကြည့်ပါ။ oscillator clock driver (1204R156M25000BF ကိုအသုံးပြုထားသည်) ကို REFCLK 125 MHz (ပိတ်ထားပြီး သီးခြားခွဲထားသည်) အစား RTG4 DevKit ပေါ်တွင် တပ်ဆင်ထားကာ ဘုတ်တစ်ခုလုံးကို အပူချိန် -40°C မှ +85°C အထိ စမ်းသပ်ထားပါသည်။ Microchip EPCS ဖြင့် အသုံးပြုထားသော Demo-free software loop ကို စစ်ဆေးရန်
ပုံ 4- LVDS မှ RTG4 LVDS25 ပြင်ပ 200Ω ရပ်စဲခြင်း။
ပုံ 5- LVDS 200Ω ရပ်စဲခြင်းအတွက် စနစ်ထည့်သွင်းမှုပုံစံ။
မှတ်ချက်
- ဤစမ်းသပ်မှုစနစ်အား RTG4 DevKit တွင်တိုင်းတာသည့် လှိုင်းပုံစံများအစား ဤနေရာတွင် ဖော်ပြရန်အတွက် ပုံ 4 ပုံသဏ္ဍာန်အတွက် လှိုင်းပုံစံများကို တိုင်းတာရန်အတွက် အသုံးပြုပါသည်။ RTG4 LVDS25 နှင့်အသုံးပြုသော 200Ω load resistor ကို လက်ခံရရှိသည့် inputs များအနီးတွင် ထားရှိရန် အကြံပြုထားသည့်အတိုင်း Figure 4 ၏ setup ကို အသုံးပြု၍ DevKit တွင် တိုင်းတာသော လှိုင်းပုံစံများသည် ကိုယ်စားပြုပုံမဟုတ်သောကြောင့် ဖြစ်သည်။
- ပိုမိုကောင်းမွန်သော လှိုင်းပုံသဏ္ဍာန်တိုင်းတာမှုများအတွက် ဝန်အား oscilloscope ၏ ထည့်သွင်းမှုတွင် ထားရှိခဲ့သည်။ ဤတပ်ဆင်မှုကို အသုံးပြု၍ အချက်ပြမှု၏ ထက်ဝက်ကိုသာ တိုင်းတာခဲ့သည်။ oscilloscope ground မှတဆင့် ချိတ်ဆက်ထားသော 50Ω စီးရီး resistors များသည် LVDS oscillator ၏ အထွက်နှစ်ခုကြားတွင် 200Ω ဝန်ကို ဖြစ်ပေါ်စေသည်။ အသုံးပြုသည့် နာရီရင်းမြစ်မှာ 1204R156M25000BF ဖြစ်သည်။
ပုံ 6: တိုင်းတာထားသော Waveforms၊ LVDS မှ LVDS25၊ ပြင်ပ 200Ω ရပ်စဲခြင်း (Bench Fixture နှင့် 50Ω Coax Cable များဖြင့် တိုင်းတာထားသော Waveforms)။
မှတ်ချက်
- ပုံ 5 တွင်ရှင်းပြထားသည့်အတိုင်း အမှန်တကယ် signal သည် တိုင်းတာသည့်တန်ဖိုးထက် နှစ်ဆဖြစ်သည်။ Waveform ကို အခန်းအပူချိန်တွင် တိုင်းတာပါသည်။
ပုံ 7- LVPECL မှ LVDS25_ODT၊ VICM 3.3V-Bias
မှတ်ချက်
- ထောက်ပံ့မှု vol တစ်ခုရှိပါက R4 နှင့် R6 အတွက် 1 kΩ ကိုသုံးပါ။tage of 2.5V is used for the biasing network.
- 0.1 µF ၏ C1 နှင့် C2 သည် DC ဘလောက်တစ်ခုအဖြစ် လုပ်ဆောင်ရုံသာမက လက်ခံသူအား လျော့ရဲမှုအနည်းငယ်ဖြင့် မောင်းနှင်ရန်အတွက် အပြည့်အဝ LVPECL ကွဲပြားသည့်အချက်ပြလှိုင်းကို ပံ့ပိုးပေးပါသည်။ AC-coupling capacitors များသည် ပစ်မှတ်ထားသော နာရီကြိမ်နှုန်းတွင် ESR နည်းပါးပြီး inductance နည်းသင့်သည်။
ပုံ 8- တိုင်းတာထားသော Waveforms၊ LVPECL မှ LVDS25_ODT၊ VICM 3.3V-Bias (RTG4 DevKit တွင် တိုင်းတာထားသော Waveforms)။
မှတ်ချက်
- တိုင်းတာမှုများအတွက် LeCroy တက်ကြွသော စုံစမ်းစစ်ဆေးရေး ZS1500 1.5 GHz ကို အသုံးပြုခဲ့သည်။ VID1 နှင့် VID2 ကို အခန်းအပူချိန်တွင် မြေပြင်ကို ရည်ညွှန်း၍ တိုင်းတာသည်။
- setup diagram အတွက် ပုံ 7 ကို ကြည့်ပါ။ စမ်းသပ်ရန်အတွက် REFCLK 125 MHz (ပိတ်ထားပြီး သီးခြားခွဲထားသည်) အစား RTG4 DevKit ပေါ်တွင် oscillator clock driver (1304R156M25000BF) ကို တပ်ဆင်ထားသည်။
ပုံ 9- LVPECL မှ LVDS25_ODT၊ V ICM Self-Bias။
မှတ်ချက်
- ဤ VICM Self-Bias Termination သည် ပုံ 7 ၏ အခြားရွေးချယ်မှုတစ်ခုဖြစ်သည်။ ဤအစီအစဥ်သည် ပြင်ပထောက်ပံ့မှုပမာဏမလိုအပ်ပါ။tage for the biasing and saves two resistors over that of Figure 7.
- 0.1 µF ၏ C1 နှင့် C2 သည် လက်ခံသူအား လျှော့ပေါ့မှုအနည်းငယ်ဖြင့် မောင်းနှင်ရန် အပြည့်အဝ LVPECL ကွဲပြားသည့်အချက်ပြလှိုင်းကို ပံ့ပိုးပေးသည်။ AC-coupling capacitors များသည် ပစ်မှတ်ထားသော နာရီကြိမ်နှုန်းတွင် ESR နည်းပါးပြီး inductance နည်းသင့်သည်။
ပုံ 10- တိုင်းတာထားသော Waveforms၊ LVPECL မှ LVDS25_ODT၊ VICM Self-Bias (RTG4 DevKit တွင် တိုင်းတာထားသော Waveforms)။
မှတ်ချက်
- တိုင်းတာမှုများအတွက် LeCroy တက်ကြွသော စုံစမ်းစစ်ဆေးရေး ZS1500 1.5 GHz ကို အသုံးပြုခဲ့သည်။ VID1 နှင့် VID2 ကို အခန်းအပူချိန်တွင် မြေပြင်ကို ရည်ညွှန်း၍ တိုင်းတာသည်။
- setup diagram အတွက် ပုံ 9 ကို ကြည့်ပါ။ စမ်းသပ်ရန်အတွက် REFCLK 125 MHz (ပိတ်ထားပြီး သီးခြားခွဲထားသည်) အစား RTG4 DevKit ပေါ်တွင် oscillator clock driver (1304R156M25000BF) ကို တပ်ဆင်ထားသည်။
ပုံ 11- LVPECL မှ LVDS_ODT၊ VICM Self-Bias ၂။
မှတ်ချက်
- ဤ VICM Self-Bias ရပ်စဲမှုသည် ပုံ 9 ၏ အချိတ်အဆက် ကာရာစီတာ C1 နှင့် C2 မပါသော တပ်ဆင်မှုနှင့် ဆင်တူသည်။ driver output signal ကို resistor network ဖြင့် ပိုင်းခြားထားသော်လည်း RTG4 LVDS25_ODT ကို မောင်းနှင်ရန် လုံလောက်စွာ ကြီးမားနေသေးသည်။ နာရီရင်းမြစ်အတွက် rad-hard oscillator 1304R156M25000BF ကို သုံးနိုင်သည်။
ပုံ 12- Simulated Waveforms၊ LVPECL မှ LVDS25_ODT၊ VICM Self-Bias2 (Keysight ADS 2017 ဆော့ဖ်ဝဲကို အသုံးပြုထားသည်)။
ပုံ 13- CMOS မှ RTG4 LVCMOS33
မှတ်ချက်
- RTG4 LVCMOS3.3 ကိုမောင်းနှင်ရန်အတွက် စနစ်ထည့်သွင်းမှုတွင် Vectron OS-68338 1103R100M00000BF 33V CMOS နာရီကို အသုံးပြုခဲ့ပြီး Q ရှိ လှိုင်းပုံစံကို တိုင်းတာပြီး ပုံ 14 တွင် ပြထားသည်။
ပုံ 14- တိုင်းတာထားသော Waveforms၊ CMOS CLOCK (OS-68338 100 MHz) LVCMOS33 သို့။
မှတ်ချက်
- တိုင်းတာမှုအတွက် LeCroy တက်ကြွသောစုံစမ်းစစ်ဆေးရေး ZS1500 1.5 GHz ကို အသုံးပြုခဲ့သည်။ လှိုင်းပုံစံကို အခန်းအပူချိန်တွင် နာရီမောင်းသူ၏ အထွက်တွင် တိုင်းတာသည်။
- setup diagram အတွက် ပုံ 13 ကို ကြည့်ပါ။ စမ်းသပ်ရန်အတွက် REFCLK 125 MHz (ပိတ်ထားပြီး သီးခြားခွဲထားသည်) အစား RTG4 DevKit ပေါ်တွင် oscillator clock driver (1103R100M00000BF) ကို တပ်ဆင်ထားသည်။
တုန်လှုပ်ခြင်း တိုင်းတာမှုများ
SerDes ၏ transmitter တစ်ခုစီအတွင်း၊ TXPLL သို့ ရည်ညွှန်းနာရီမှ ပံ့ပိုးပေးသည့် အချိန်အခြေခံသည် SerDes အမှတ်စဉ်အထွက်ဒေတာ၏ အရည်အသွေးကို တိုက်ရိုက်အကျိုးသက်ရောက်သည်။ TXPLL လက်ခံရရှိသည့် ရည်ညွှန်းနာရီတွင် ပါရှိသည့် တုန်လှုပ်ခြင်းနှင့် အဆင့်ပြောင်းလဲမှုများသည် ၎င်းထုတ်လုပ်သည့် မြန်နှုန်းမြင့် အမှတ်စဉ်ဒေတာစီးကြောင်းတွင် ပေါ်လာမည်ဖြစ်သည်။ အောက်ပါဒေတာသည် အမျိုးမျိုးသော ရည်ညွှန်းနာရီပုံစံများကို အသုံးပြု၍ SerDes မှ မြန်နှုန်းမြင့် အမှတ်စဉ်ဒေတာများ၏ တုန်လှုပ်ဖွယ်အကြောင်းအရာကို ကိုယ်စားပြုသည်။ အောက်ပါဒေတာသည် ဆွေးနွေးထားသော ကိုးကားချက်နာရီဖြေရှင်းချက်များဖြင့် ထုတ်လွှင့်သည့် 3.125 Gbps PRBS7 ဒေတာစီးကြောင်း၏ အရည်အသွေးကို ပြသသည်။
ပုံ 15- Jitter Data၊ LVDS မှ LVDS25_ODT၊ Direct Interface (Setup Figure 2)။
ပုံ 16- Eye Diagram၊ LVDS မှ LVDS25_ODT၊ Direct Interface (Setup Figure 2)။
ပုံ 17- Jitter Data၊ LVDS မှ LVDS25 200Ω ပြင်ပ ရပ်စဲခြင်း (Setup ပုံ 4)။
ပုံ 18- Eye Diagram၊ LVDS မှ LVDS25 200Ω ပြင်ပ ရပ်စဲခြင်း (ပုံ 4) ။
ပုံ 19- Jitter Data၊ LVPECL မှ LVDS25_ODT (ပုံ 9 တပ်ဆင်ခြင်း)။
ပုံ 20- Eye Diagram၊ LVPECL မှ LVDS25_ODT (ပုံ 9 တပ်ဆင်ခြင်း)။
အောက်ပါဇယားများသည် Microsemi characterization team မှလုပ်ဆောင်သောလေ့လာမှုကိုတင်ပြပြီး SerDes သည် တုန်လှုပ်ခြင်းကို မတူညီသော RefClk အမျိုးအစားများသို့ နှိုင်းယှဉ်တင်ပြပါသည်။
ဇယား 7- JITTER DATA၊ RTG4 SERD သည် ပြန်လည်သုံးသပ်ချက်အားလုံးအတွက် 3.125 GBPS ဖြင့် ထုတ်ပေးသည်။
| စက်နံပါတ် | Temp ။ | ထယ်၊tage အခြေအနေ | ကန့်သတ်ချက် | LVDS 2.5V | LVCMOS 2.5V | LVCMOS 3.3V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 318 | 309 | 306 | 481 | 371 | 445 |
| Deterministic Jitter (mUI) | 257 | 266 | 265 | 438 | 328 | 403 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 343 | 289 | 287 | 355 | 406 | 358 | |
| Deterministic Jitter (mUI) | 291 | 246 | 247 | 315 | 366 | 318 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 257 | 263 | 273 | 340 | 458 | 316 | |
| Deterministic Jitter (mUI) | 221 | 222 | 232 | 304 | 414 | 275 | |||
| 905 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 309 | 304 | 301 | 429 | 362 | 453 |
| Deterministic Jitter (mUI) | 250 | 263 | 259 | 386 | 317 | 409 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 325 | 287 | 286 | 371 | 458 | 364 | |
| Deterministic Jitter (mUI) | 275 | 251 | 246 | 334 | 422 | 326 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 336 | 265 | 277 | 307 | 423 | 320 | |
| Deterministic Jitter (mUI) | 297 | 226 | 237 | 270 | 381 | 278 | |||
| 911 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 350 | 320 | 294 | 402 | 435 | 435 |
| Deterministic Jitter (mUI) | 286 | 276 | 250 | 357 | 391 | 390 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 332 | 303 | 301 | 427 | 451 | 333 | |
| Deterministic Jitter (mUI) | 273 | 257 | 253 | 384 | 407 | 291 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 320 | 277 | 264 | 312 | 385 | 331 | |
| Deterministic Jitter (mUI) | 278 | 239 | 223 | 271 | 342 | 293 |
ဇယား 8- JITTER DATA၊ RTG4 SERD သည် ပြန်လည်သုံးသပ်ချက်အားလုံးအတွက် 2.5 GBPS ဖြင့် ထုတ်ပေးသည်။
| စက်နံပါတ် | Temp ။ | ထယ်၊tage အခြေအနေ | ကန့်သတ်ချက် | LVDS 2.5V | LVCMOS 2.5V | LVCMOS 3.3V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 202 | 164 | 168 | 188 | 188 | 224 |
| Deterministic Jitter (mUI) | 164 | 135 | 129 | 157 | 159 | 216 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 200 | 143 | 146 | 181 | 214 | 241 | |
| Deterministic Jitter (mUI) | 170 | 117 | 120 | 151 | 185 | 213 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 169 | 161 | 148 | 186 | 186 | 231 | |
| Deterministic Jitter (mUI) | 136 | 135 | 122 | 159 | 159 | 168 | |||
| 905 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 174 | 165 | 167 | 187 | 194 | 217 |
| Deterministic Jitter (mUI) | 146 | 131 | 136 | 153 | 166 | 190 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 189 | 144 | 147 | 173 | 190 | 242 | |
| Deterministic Jitter (mUI) | 163 | 118 | 118 | 147 | 161 | 196 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 157 | 152 | 146 | 190 | 187 | 229 | |
| Deterministic Jitter (mUI) | 130 | 127 | 120 | 161 | 158 | 156 | |||
| 911 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 193 | 185 | 184 | 200 | 223 | 252 |
| Deterministic Jitter (mUI) | 166 | 151 | 147 | 169 | 177 | 190 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 182 | 163 | 175 | 197 | 196 | 215 | |
| Deterministic Jitter (mUI) | 151 | 131 | 143 | 164 | 163 | 159 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 159 | 145 | 150 | 208 | 199 | 182 | |
| Deterministic Jitter (mUI) | 134 | 119 | 118 | 166 | 169 | 155 |
ဇယား 9- JITTER DATA၊ RTG4 SERD သည် ပြန်လည်သုံးသပ်ချက်အားလုံးအတွက် 1.25 GBPS ဖြင့် ထုတ်ပေးသည်။
| စက်နံပါတ် | Temp ။ | ထယ်၊tage အခြေအနေ | ကန့်သတ်ချက် | LVDS 2.5V | LVCMOS 2.5V | LVCMOS 3.3V | SSTL 1.8V | SSTL 2.5V | HSTL 1.8V |
| 902 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 92 | 106 | 99 | 134 | 95 | 114 |
| Deterministic Jitter (mUI) | 73 | 85 | 80 | 114 | 66 | 91 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 100 | 99 | 99 | 88 | 99 | 108 | |
| Deterministic Jitter (mUI) | 16 | 77 | 76 | 68 | 76 | 79 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 97 | 93 | 94 | 114 | 91 | 106 | |
| Deterministic Jitter (mUI) | 78 | 73 | 72 | 90 | 65 | 84 | |||
| 905 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 100 | 100 | 106 | 97 | 122 | 130 |
| Deterministic Jitter (mUI) | 76 | 74 | 87 | 69 | 90 | 101 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 90 | 97 | 104 | 103 | 103 | 99 | |
| Deterministic Jitter (mUI) | 66 | 70 | 83 | 79 | 80 | 77 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 98 | 87 | 91 | 115 | 98 | 100 | |
| Deterministic Jitter (mUI) | 79 | 67 | 70 | 93 | 71 | 74 | |||
| 911 | 125°C | မင်း | စုစုပေါင်း Jitter (mUI) | 82 | 108 | 117 | 137 | 730 | 155 |
| Deterministic Jitter (mUI) | 65 | 79 | 97 | 105 | 101 | 107 | |||
| 25°C | စာရိုက်ပါ။ | စုစုပေါင်း Jitter (mUI) | 115 | 115 | 776 | 108 | 110 | 146 | |
| Deterministic Jitter (mUI) | 90 | 83 | 85 | 72 | 82 | 116 | |||
| -၃၀ ဒီဂရီစင်တီဂရိတ် | မက်တယ်။ | စုစုပေါင်း Jitter (mUI) | 99 | 96 | 104 | 111 | 117 | 91 | |
| Deterministic Jitter (mUI) | 75 | 78 | 81 | 78 | 90 | 62 |
Hardware နှင့် Software Tools များကို အသုံးပြုထားသည်။
RTG4 Development Kit ကို ရည်ညွှန်းနာရီများကို စမ်းသပ်ခြင်းနှင့် လှိုင်းပုံသဏ္ဍာန်တိုင်းတာခြင်းအတွက် အသုံးပြုခဲ့သည်။ RTG4 Development Kits ပေါ်တွင် REFCLK CCLD-033-50-125.000 oscillator ကို ပိတ်ထားပြီး နာရီအမျိုးအစားများ၏ စမ်းသပ်မှုတစ်ခုစီအတွက် အင်တာဖေ့စ်ဆားကစ်နှင့်အတူ Vectron clock driver LVPECL သို့မဟုတ် LVDS ဖြင့် အစားထိုးခဲ့သည်။ ထို့အပြင်၊ 200Ωဝန်ဖြင့် LVDS ၏ သီးခြားစမ်းသပ်မှုများအတွက် အိမ်တွင်းစမ်းသပ်ကိရိယာများကို တီထွင်ခဲ့သည်။
Microchip ဆော့ဖ်ဝဲလ် Libero SoC V11.9 ကို RTG4 Development Kits များကို ပရိုဂရမ်ရေးဆွဲရန်၊ ပရောဂျက်ဒီဇိုင်းများကို တင်ခြင်းနှင့် သက်ဆိုင်ရာနာရီများနှင့် စမ်းသပ်ရန်အတွက် SerDes REFCLK Input လက်ခံသူအမျိုးအစားကို သတ်မှတ်ရန်အတွက် အသုံးပြုထားပါသည်။ Microchip EPCS Demo GUI ကို RTG4 transmitter နှင့် လက်ခံရရှိသူကြားရှိ အမှားအယွင်းမရှိ data loop ကိုစမ်းသပ်ခြင်းဖြင့် signal အရည်အသွေးကိုစစ်ဆေးရန်နှင့် RTG4 ဖွံ့ဖြိုးတိုးတက်ရေးဘုတ်အဖွဲ့ရှိ နာရီပတ်လမ်းချိတ်ဆက်မှုများကို စစ်ဆေးရန်အတွက်လည်း အသုံးပြုထားသည်။
Keysight ADS 2017 ကို လိုအပ်သည့်အခါတွင် circuit diagram များဖန်တီးရန်နှင့် simulations များအတွက် အသုံးပြုခဲ့သည်။ စီစစ်မှုတွင်အသုံးပြုသည့် IBIS မော်ဒယ်များသည် Microsemi RTG4 REFCLK Receiver rt4g_msio.ibs၊ Michel Semiconductor ibisTop_100el16 sc07p07el0160a၊ Aero flex/Chobham ut54lvds031lvucc3 နှင့် Fairchild3101mgs3 3_3V.ibs
- Microchip Hi-Rel Clock Oscillator Landing Page- Space Oscillator များ
- Microchip RTG4 ရောင်ခြည်ဒဏ်ခံနိုင်သော FPGAs- https://www.microsemi.com/product-directory/rad-tolerant-fpgas/
3576-rtg4#documents - Microchip DS0131 ဒေတာစာရွက် RTG4 FPGA- https://www.microsemi.com/document-portal/doc_view/135193-
ds0131-rtg4-fpga-ဒေတာစာရွက် - Microchip RTG4 ဖွံ့ဖြိုးတိုးတက်ရေးကိရိယာများ- https://www.microsemi.com/product-directory/dev-kits-solutions/3865-rtg4-kits
- Microchip DG0624 သရုပ်ပြလမ်းညွှန် RTG4 FPGA SerDes EPCS ပရိုတိုကော ဒီဇိုင်း- https://www.microsemi.com/document-portal/doc_download/135196-dg0624-rtg4-fpga-serdes-epcs-protocol-design-libero-soc-v11-9-sp1-demoguide
- Microchip UG0567, RTG4 FPGA မြန်နှုန်းမြင့် Serial Interfaces အသုံးပြုသူလမ်းညွှန်- https://www.microsemi.com/document-portal/doc_download/134409-ug0567-rtg4-fpga-high-speed-serial-interfaces-user-guide
- Microchip SY100EL16V- https://www.microchip.com/wwwproducts/en/SY100EL16V
- ရှေ့တန်းနည်းပညာများ၊ UT54LVDS031LV/E Quad Driver- https://www.frontgrade.com/sites/default/files/documents/Datasheet-UT54LVDS031LVE.pdf
- Keysight နည်းပညာများ၊ အဆင့်မြင့် ဒီဇိုင်းစနစ်များ (ADS)- https://www.keysight.com/en/pc-1297113/advanced-design-system-adscc=US&lc=eng
- TI SN54AC00-SP Radiation Hardened Quad 2 Input NAND Gate- http://www.ti.com/lit/ds/symlink/sn54ac00-sp.pdf
Microchip အချက်အလက်
ကုန်အမှတ်တံဆိပ်များ
“Microchip” အမည်နှင့် လိုဂို၊ “M” လိုဂိုနှင့် အခြားအမည်များ၊ လိုဂိုများနှင့် အမှတ်တံဆိပ်များသည် Microchip Technology Incorporated ၏ မှတ်ပုံတင်ပြီး မှတ်ပုံတင်ထားခြင်းမရှိသေးသော ကုန်သွယ်မှုအမှတ်တံဆိပ်များ သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများနှင့်/သို့မဟုတ် အမေရိကန်ပြည်ထောင်စုနှင့်/သို့မဟုတ် အခြားနိုင်ငံများတွင် (“Microchip ကုန်အမှတ်တံဆိပ်များ”)။ Microchip အမှတ်တံဆိပ်များနှင့် ပတ်သက်သော အချက်အလက်များကို တွင် ကြည့်ရှုနိုင်ပါသည်။ https://www.microchip.com/en-us/about/legalinformation/microchiptrademarks.
ISBN- 979-8-3371-1916-8
ဥပဒေသတိပေးချက်
ဤထုတ်ဝေမှုနှင့် ဤနေရာတွင်ရှိအချက်အလက်များကို Microchip ထုတ်ကုန်များကို ဒီဇိုင်းထုတ်ခြင်း၊ စမ်းသပ်ခြင်းနှင့် Microchip ထုတ်ကုန်များကို သင့်အက်ပ်လီကေးရှင်းနှင့် ပေါင်းစပ်ရန်အပါအဝင် Microchip ထုတ်ကုန်များနှင့်သာ အသုံးပြုနိုင်ပါသည်။ ဤအချက်အလက်ကို အခြားနည်းဖြင့် အသုံးပြုခြင်းသည် ဤစည်းကမ်းချက်များကို ချိုးဖောက်ပါသည်။ စက်ပစ္စည်းအပလီကေးရှင်းများနှင့်ပတ်သက်သည့် အချက်အလက်များကို သင့်အဆင်ပြေစေရန်အတွက်သာ ပံ့ပိုးပေးထားပြီး အပ်ဒိတ်များဖြင့် အစားထိုးနိုင်ပါသည်။ သင်၏လျှောက်လွှာသည် သင်၏သတ်မှတ်ချက်များနှင့် ကိုက်ညီကြောင်း သေချာစေရန်မှာ သင်၏တာဝန်ဖြစ်သည်။ အပိုပံ့ပိုးကူညီမှုများအတွက် သင်၏ဒေသခံ Microchip အရောင်းရုံးသို့ ဆက်သွယ်ပါ သို့မဟုတ် အပိုပံ့ပိုးကူညီမှုအား တွင် ရယူပါ။ www.microchip.com/en-us/support/design-help/client-support-services.
ဤအချက်အလက်များကို Microchip “ရှိသကဲ့သို့” မှ ပံ့ပိုးပေးပါသည်။ MICROCHIP သည် မည်သည့်အမျိုးအစားကိုမဆို ကိုယ်စားပြုခြင်း သို့မဟုတ် အာမခံချက်များအား ဖော်ပြခြင်း သို့မဟုတ် အဓိပ္ပါယ်ဖွင့်ဆိုသည်ဖြစ်စေ စာဖြင့်ဖြစ်စေ သို့မဟုတ် နှုတ်ဖြင့်ဖြစ်စေ၊ ဥပဒေအရဖြစ်စေ သို့မဟုတ် အခြားနည်းဖြင့်ဖြစ်စေ ပါဝင်သည့်အချက်အလက်များနှင့်သက်ဆိုင်သော်လည်း အကန့်အသတ်မရှိ ဖော်ပြထားသည်ဖြစ်စေ ချိုးဖောက်မှုမရှိသော၊ ရောင်းဝယ်ဖောက်ကားခြင်းနှင့် ကြံ့ခိုင်မှုတို့သည် ၎င်း၏အခြေအနေ၊ အရည်အသွေး သို့မဟုတ် စွမ်းဆောင်ရည်နှင့်သက်ဆိုင်သော အာမခံချက်များ သို့မဟုတ် အထူးရည်ရွယ်ချက်အတွက် သို့မဟုတ် အာမခံချက်။
သွယ်ဝိုက်သော၊ အထူး၊ ပြစ်ဒဏ်ခတ်မှု၊ မတော်တဆ သို့မဟုတ် အကျိုးဆက်ဖြစ်သော ဆုံးရှုံးမှု၊ ပျက်စီးမှု၊ ကုန်ကျစရိတ်၊ ကုန်ကျစရိတ်၊ သို့မဟုတ် စရိတ်စက တစ်မျိုးမျိုးအတွက် မည်ကဲ့သို့သော သက်ရောက်မှုရှိစေကာမူ၊ MICROCHIP သည် ဖြစ်နိုင်ခြေ သို့မဟုတ် ပျက်စီးမှုများသည် မျှော်မှန်းနိုင်သည်ဟု အကြံပြုထားသည်။ ဥပဒေအရ ခွင့်ပြုထားသော အတိုင်းအတာအထိ၊ သတင်းအချက်အလက်နှင့် သက်ဆိုင်သည့် မည်သည့်နည်းဖြင့်မဆို တောင်းဆိုမှုအားလုံးတွင် Microchip ၏ စုစုပေါင်းတာဝန်ဝတ္တရားမှာ အချက်အလက်များ သို့မဟုတ် ၎င်း၏အသုံးပြုမှုတွင် သက်ဆိုင်သည့် အခကြေးငွေပမာဏထက် ကျော်လွန်မည်မဟုတ်ပါ ၊ အကယ်၍ သင့်တွင်ပါရှိသည့် ပမာဏအတိုင်း ရှိပါက၊ အချက်အလက်
အသက်ကယ်ထောက်ပံ့မှုနှင့်/သို့မဟုတ် ဘေးကင်းရေးအပလီကေးရှင်းများတွင် Microchip စက်ပစ္စည်းများကို အသုံးပြုခြင်းသည် ဝယ်သူ၏အန္တရာယ်မှာ လုံးလုံးလျားလျားဖြစ်ပြီး ဝယ်ယူသူသည် ယင်းအသုံးပြုမှုမှရရှိလာသော ပျက်စီးဆုံးရှုံးမှုများ၊ အရေးဆိုမှုများ၊ လျော်ကြေးများ သို့မဟုတ် ကုန်ကျစရိတ်များမှ ကာကွယ်ရန်၊ လျော်ကြေးပေးပြီး ကိုင်ဆောင်ရန် သဘောတူပါသည်။ မည်သည့် Microchip ဉာဏပစ္စည်းမူပိုင်ခွင့်အခွင့်အရေးများအောက်တွင်၊ သွယ်ဝိုက်၍ဖြစ်စေ၊ အခြားနည်းဖြင့်ဖြစ်စေ လိုင်စင်များကို အခြားနည်းဖြင့်ဖော်ပြခြင်းမပြုဘဲ ဖြန့်ဝေခြင်းမပြုပါ။
Microchip Devices Code Protection Feature
Microchip ထုတ်ကုန်များတွင် ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်၏ အောက်ပါအသေးစိတ်အချက်အလက်များကို မှတ်သားထားပါ-
- Microchip ထုတ်ကုန်များသည် ၎င်းတို့၏ သီးခြား Microchip Data Sheet တွင်ပါရှိသော သတ်မှတ်ချက်များနှင့် ကိုက်ညီပါသည်။
- ရည်ရွယ်ထားသည့်ပုံစံ၊ လည်ပတ်မှုသတ်မှတ်ချက်များအတွင်းနှင့် ပုံမှန်အခြေအနေများတွင် အသုံးပြုသည့်အခါ ၎င်း၏ထုတ်ကုန်မိသားစုသည် လုံခြုံသည်ဟု Microchip က ယုံကြည်သည်။
- Microchip သည် တန်ဖိုးရှိပြီး ၎င်း၏ ဉာဏမူပိုင်ခွင့်အခွင့်အရေးများကို ပြင်းပြင်းထန်ထန် ကာကွယ်ပေးသည်။ Microchip ထုတ်ကုန်၏ ကုဒ်အကာအကွယ်အင်္ဂါရပ်များကို ချိုးဖောက်ရန် ကြိုးပမ်းမှုများကို တင်းတင်းကျပ်ကျပ် တားမြစ်ထားပြီး Digital Millennium မူပိုင်ခွင့်အက်ဥပဒေကို ချိုးဖောက်နိုင်သည်။
- Microchip နှင့် အခြား semiconductor ထုတ်လုပ်သူ နှစ်ဦးလုံးသည် ၎င်း၏ကုဒ်၏ လုံခြုံရေးကို အာမခံနိုင်မည်မဟုတ်ပေ။
ကုဒ်အကာအကွယ်သည် ကျွန်ုပ်တို့သည် ထုတ်ကုန်သည် “မပျက်စီးနိုင်သော” ဖြစ်သည်ဟု အာမခံသည်ဟု မဆိုလိုပါ။ ကုဒ်အကာအကွယ်သည် အဆက်မပြတ် ပြောင်းလဲနေသည်။ Microchip သည် ကျွန်ုပ်တို့၏ထုတ်ကုန်များ၏ ကုဒ်ကာကွယ်ရေးအင်္ဂါရပ်များကို စဉ်ဆက်မပြတ်တိုးတက်ကောင်းမွန်အောင်လုပ်ဆောင်ရန် ကတိပြုပါသည်။
© 2019-2025 Microchip Technology Inc. နှင့် ၎င်း၏ လုပ်ငန်းခွဲများ
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
MICROCHIP RTG4 Radiation Tolerant Generation ၄ [pdf] ညွှန်ကြားချက်လက်စွဲ RTG4၊ RTG4 Radiation Tolerant Generation4၊ RTG4၊ Radiation Tolerant Generation4၊ Tolerant Generation4၊ Generation4 |