Intel OCT FPGA IP

OCT Intel FPGA IP သည် သင့်အား ပြင်ပခုခံအားတစ်ခုအား ကိုးကား၍ I/O ကို ဒိုင်နမစ် ချိန်ညှိရန် ခွင့်ပြုသည်။ OCT IP သည် အချက်ပြခိုင်မာမှုကို မြှင့်တင်ပေးသည်၊ ဘုတ်နေရာလွတ်ကို လျှော့ချပေးပြီး memory interface များကဲ့သို့သော ပြင်ပစက်ပစ္စည်းများနှင့် ဆက်သွယ်ရန်အတွက် လိုအပ်ပါသည်။ OCT IP ကို ​​Intel Stratix® 10၊ Intel Arria® 10 နှင့် Intel Cyclone® 10 GX စက်များအတွက် ရနိုင်ပါသည်။ Stratix V၊ Arria V နှင့် Cyclone V စက်ပစ္စည်းများမှ ဒီဇိုင်းများကို ပြောင်းရွှေ့နေပါက၊ သင်သည် IP ကို ​​ရွှေ့ပြောင်းရန် လိုအပ်ပါသည်။ အသေးစိတ်အချက်အလက်များအတွက် သက်ဆိုင်ရာအချက်အလက်များကို ကိုးကားပါ။

ဆက်စပ်အချက်အလက်

• သင်၏ ALTOCT IP ကို ​​စာမျက်နှာ 13 တွင် OCT Intel FPGA IP သို့ ပြောင်းရွှေ့ခြင်း။
  • သင်၏ ALTOCT IP core ကို OCT IP core သို့ ပြောင်းရွှေ့ရန် အဆင့်များကို ပံ့ပိုးပေးသည်။
• Dynamic Calibrated On-Chip Termination (ALTOCT) IP Core အသုံးပြုသူလမ်းညွှန်
  • ALTOCT IP core အကြောင်း အချက်အလက်ကို ပေးသည်။
• Intel FPGA IP Cores မိတ်ဆက်
  • ကန့်သတ်ချက်များပြုလုပ်ခြင်း၊ ထုတ်လုပ်ခြင်း၊ အဆင့်မြှင့်တင်ခြင်းနှင့် အသွင်တူ IP cores များအပါအဝင် Intel FPGA IP cores အားလုံး၏ ယေဘုယျအချက်အလက်များကို ပေးပါသည်။
• ဗားရှင်း-အမှီအခိုကင်းသော IP နှင့် ပလပ်ဖောင်းဒီဇိုင်းရေးဆွဲသူ သရုပ်သကန်များ ဖန်တီးခြင်း။
  • ဆော့ဖ်ဝဲလ် သို့မဟုတ် IP ဗားရှင်း အဆင့်မြှင့်တင်ခြင်းအတွက် လက်စွဲအပ်ဒိတ်များ မလိုအပ်သော သရုပ်ဖော်စရစ်များကို ဖန်တီးပါ။
• ပရောဂျက်စီမံခန့်ခွဲမှု အကောင်းဆုံးအလေ့အကျင့်များ
  • သင့်ပရောဂျက်နှင့် IP ၏ ထိရောက်သောစီမံခန့်ခွဲမှုနှင့် သယ်ဆောင်ရလွယ်ကူမှုအတွက် လမ်းညွှန်ချက်များ files.
• OCT Intel FPGA IP အသုံးပြုသူလမ်းညွှန် စာမျက်နှာ 13 ရှိ မော်ကွန်းများ
  • OCIntel FPGA IP ၏ ယခင်ဗားရှင်းများအတွက် အသုံးပြုသူလမ်းညွှန်များစာရင်းကို ပေးသည်။

OCT Intel FPGA IP အင်္ဂါရပ်များ

OCT IP သည် အောက်ပါအင်္ဂါရပ်များကို ပံ့ပိုးပေးသည်။

• on-chip ရပ်စဲခြင်း (OCT) လုပ်ကွက် 12 ခုအထိ ပံ့ပိုးမှု
• ချိန်ညှိထားသော on-chip စီးရီးပိတ်ခြင်း (RS) နှင့် I/O ပင်များအားလုံးတွင် ချိန်ညှိထားသော on-chip အပြိုင်ရပ်စဲခြင်း (RT) အတွက် ပံ့ပိုးမှု
• 25 Ω နှင့် 50 Ω ၏ ဖြတ်တောက်မှုတန်ဖိုးများကို ချိန်ညှိထားသည်။
• ပါဝါတက်ခြင်းနှင့် အသုံးပြုသူမုဒ်များတွင် OCT ချိန်ညှိခြင်းအတွက် ပံ့ပိုးမှု

OCT Intel FPGA IP Overview

OCT IP ထိပ်တန်းအဆင့် ပုံကြမ်း

ဤပုံသည် OCT IP ၏ ထိပ်တန်းအဆင့် ပုံကြမ်းကို ပြသည်။

OCT IP အစိတ်အပိုင်းများ

အစိတ်အပိုင်း	ဖော်ပြချက်
RZQ ပင်နံပါတ်	Dual-purpose pin။ OCT ဖြင့်အသုံးပြုသောအခါတွင် လိုအပ်သော impedance ကိုအကောင်အထည်ဖော်ရန် ချိန်ညှိကုဒ်များကိုတွက်ချက်ရန် ပင်သည် ပြင်ပရည်ညွှန်းခုခံမှုတစ်ခုသို့ ချိတ်ဆက်သည်။
OCT ပိတ်ဆို့ခြင်း။	I/O ကြားခံဘလောက်များသို့ စံကိုက်ညှိကုဒ် စကားလုံးများကို ဖန်တီးပြီး ပေးပို့ပါ။
OCT ယုတ္တိဗေဒ	OCT ပိတ်ဆို့ခြင်းမှ စံနှုန်းသတ်မှတ်ထားသော ကုဒ်စကားလုံးများကို လက်ခံရရှိပြီး ချိန်ညှိကုဒ်စကားလုံးများကို ကြားခံများဆီသို့ အပြိုင်ပို့ပေးသည်။

RZQ ပင်နံပါတ်

OCT ဘလောက်တစ်ခုစီတွင် RZQ pin တစ်ခုရှိသည်။

• RZQ pin များသည် ရည်ရွယ်ချက် နှစ်ခုပါသော ပင်များ ဖြစ်သည်။ ပင်နံပါတ်များကို OCT ပိတ်ဆို့ခြင်းနှင့် မချိတ်ဆက်ပါက၊ ပင်များကို ပုံမှန် I/O ပင်များအဖြစ် သင်အသုံးပြုနိုင်ပါသည်။
• Calibrated pin များတွင် တူညီသော VCCIO vol ရှိရပါမည်။tage OCT ပိတ်ဆို့ခြင်းနှင့် RZQ ပင်နံပါတ်အဖြစ်။ တူညီသော OCT ပိတ်ဆို့ခြင်းသို့ ချိတ်ဆက်ထားသော ချိန်ညှိထားသော ပင်နံပါတ်များသည် တူညီသောစီးရီးများနှင့် အပြိုင်ရပ်စဲခြင်းတန်ဖိုးများ ရှိရပါမည်။
• RZQ ပင်နံပါတ်သည် သက်ဆိုင်ရာ OCT ပိတ်ဆို့ခြင်းနှင့်သာ ချိတ်ဆက်ထားနိုင်သောကြောင့် OCT ပိတ်ဆို့ခြင်း၏ နေရာချထားမှုကို ဆုံးဖြတ်ရန် RZQ pin များတွင် တည်နေရာကန့်သတ်ချက်များကို သင်အသုံးပြုနိုင်ပါသည်။

OCT Block

OCT block သည် I/Os များကိုအဆုံးသတ်ရန် ချိန်ညှိကုဒ်များကိုထုတ်ပေးသည့် အစိတ်အပိုင်းတစ်ခုဖြစ်သည်။ ချိန်ညှိနေစဉ် OCT သည် rzqin port မှတဆင့် ပြင်ပ resistor တွင်တွေ့ရသော impedance ကို ကိုက်ညီပါသည်။ ထို့နောက် OCT block သည် 16-bit calibration code စကားလုံးနှစ်လုံးကို ထုတ်ပေးသည်—စကားလုံးတစ်လုံးသည် စီးရီးပိတ်ခြင်းကို ချိန်ညှိပေးပြီး အခြားစကားလုံးသည် parallel termination ကို ချိန်ညှိပေးပါသည်။ သီးသန့်ဘတ်စ်ကားတစ်စီးသည် စကားလုံးများကို OCT ယုတ္တိဗေဒထံ ဆက်တိုက်ပေးပို့သည်။

OCT Logic

OCT block သည် ser_data ports များမှတဆင့် OCT logic သို့ စံနှုန်းသတ်မှတ်ထားသော ကုဒ်စကားလုံးများကို ပေးပို့ပါသည်။ အစပျိုးသောအခါတွင် Enser signal သည် calibration code စကားလုံးများကိုဖတ်ရန် OCT ပိတ်ဆို့ခြင်းမှ သတ်မှတ်ပေးပါသည်။ ထို့နောက် စံကိုက်ညှိကုဒ်စကားလုံးများကို serial-to parallel shift logic တွင် buffered ပေးသည်။ ထို့နောက်၊ s2pload signal သည် I/O buffers များနှင့်အပြိုင် စံကိုက်ညှိကုဒ်စကားလုံးများကို ပေးပို့ရန် အလိုအလျောက် ကတိပေးပါသည်။ ချိန်ညှိခြင်းကုဒ် စကားလုံးများသည် I/O ဘလောက်ရှိ ထရန်စစ္စတာများကို အသက်သွင်းခြင်း သို့မဟုတ် ပိတ်ခြင်းဖြစ်ပြီး၊ ၎င်းသည် စီးရီး သို့မဟုတ် အပြိုင်ခံနိုင်ရည်ကို တုပပေးပါသည်။

OCT Logic ၏ အတွင်းပိုင်းများ

OCT Intel FPGA IP လုပ်ဆောင်ချက်ဆိုင်ရာ ဖော်ပြချက်

DDR မှတ်ဉာဏ်သတ်မှတ်ချက်များနှင့် ကိုက်ညီရန်၊ Intel Stratix 10၊ Intel Arria 10 နှင့် Intel Cyclone 10 GX စက်ပစ္စည်းများသည် တစ်ခုတည်းသော I/O စံနှုန်းများအတွက် on-chip စီးရီးပိတ်ခြင်း (RS OCT) နှင့် on-chip အပြိုင်ရပ်စဲခြင်း (RT OCT) တို့ကို ပံ့ပိုးပေးပါသည်။ OCT ကို မည်သည့် I/O ဘဏ်တွင်မဆို ပံ့ပိုးနိုင်ပါသည်။ VCCIO သည် ပေးထားသောဘဏ်ရှိ I/O များအားလုံးအတွက် တွဲဖက်အသုံးပြုနိုင်ရပါမည်။ Intel Stratix 10၊ Intel Arria 10 သို့မဟုတ် Intel Cyclone 10 GX စက်တွင်၊ I/O ဘဏ်တစ်ခုစီတွင် OCT ဘလောက်တစ်ခု ရှိပါသည်။ OCT block တစ်ခုစီသည် RZQ pin မှတဆင့် ပြင်ပ 240 Ω ရည်ညွှန်းခုခံမှုတစ်ခုနှင့် ချိတ်ဆက်မှုတစ်ခု လိုအပ်သည်။

RZQ ပင်နံပါတ်သည် ပင်နံပါတ်တည်ရှိရာ I/O ဘဏ်နှင့် တူညီသော VCCIO ထောက်ပံ့မှုကို မျှဝေပါသည်။ RZQ pin သည် OCT calibration ကို အသုံးမပြုပါက ပုံမှန် I/O အဖြစ် သင်အသုံးပြုနိုင်သည့် လုပ်ဆောင်ချက်နှစ်ခု I/O pin တစ်ခုဖြစ်သည်။ OCT ချိန်ညှိခြင်းအတွက် RZQ pin ကိုအသုံးပြုသောအခါ၊ RZQ pin သည် OCT block ကို ပြင်ပ 240 Ω resistor မှတဆင့် မြေပြင်သို့ ချိတ်ဆက်သည်။ အောက်ဖော်ပြပါ ကိန်းဂဏန်းများသည် I/O ကော်လံတစ်ခုတွင် OCT များကို မည်ကဲ့သို့ ချိတ်ဆက်ထားသည်ကို ပြသသည် ( Daisy ကွင်းဆက်တစ်ခုရှိ )။ OCT သည် မည်သည့်ဘဏ်နှင့်မဆို သက်ဆိုင်သော I/O တစ်ခုကို ချိန်ညှိနိုင်သည်၊tage လိုအပ်ချက်များ။ ကော်လံများကြားတွင် ချိတ်ဆက်မှုများမရှိသောကြောင့် OCT ၏ ပင်နံပါတ်များသည် OCT ၏ I/O ကော်လံနှင့် သက်ဆိုင်မှသာ OCT ကို မျှဝေနိုင်ပါသည်။

OCT Bank-to-Bank ချိတ်ဆက်မှုများ

Intel Quartus® Prime Pin Planner ရှိ I/O ကော်လံများ

ဤပုံသည် ဟောင်းဖြစ်သည်။ampလဲ့ အပြင်အဆင်သည် မတူညီသော Intel Stratix 10၊ Intel Arria 10 သို့မဟုတ် Intel Cyclone 10 GX စက်များအကြား ကွဲပြားသည်။

ပါဝါမုဒ် မျက်နှာပြင်များ

ပါဝါမုဒ်တွင် OCT IP တွင် ပင်မအင်တာဖေ့စ်နှစ်ခုရှိသည်။

• FPGA RZQ pad ကို OCT ပိတ်ဆို့ခြင်းနှင့် ချိတ်ဆက်သည့် အဝင်အင်တာဖေ့စ်တစ်ခု
• I/O ကြားခံများကို ချိတ်ဆက်ပေးသည့် 16-bit စကားလုံးအထွက်နှစ်ခု

OCT မျက်နှာပြင်များ

အသုံးပြုသူမုဒ် OCT

အသုံးပြုသူမုဒ် OCT သည် အသုံးပြုသူထိန်းချုပ်နိုင်မှု ပေါင်းထည့်ခြင်းဖြင့် ပါဝါဖွင့် OCT မုဒ်ကဲ့သို့ပင် လုပ်ဆောင်သည်။

FSM အချက်ပြမှုများ

ဤကိန်းဂဏန်းသည် OCT ဘလောက်ရှိ သီးသန့်အသုံးပြုသူအချက်ပြမှုများကို ထိန်းချုပ်သည့် core ရှိ ကန့်သတ်ပြည်နယ်စက် (FSM) ကိုပြသသည်။ FSM သည် သင်၏တောင်းဆိုမှုအရ OCT ပိတ်ဆို့ခြင်းအား ချိန်ညှိပေးသည် သို့မဟုတ် ထိန်းချုပ်ရန်ကုဒ်စကားလုံးများကို ပေးပို့ကြောင်း သေချာစေပါသည်။

Fitter သည် အသုံးပြုသူမုဒ် OCT ကို ရည်ညွှန်းခြင်းမရှိပါ။ သင်၏ OCT ပိတ်ဆို့ခြင်းကို အသုံးပြုသူမုဒ် OCT အင်္ဂါရပ်ကို အသုံးပြုလိုပါက၊ သင်သည် OCT IP ကို ​​ထုတ်လုပ်ရပါမည်။ သို့သော်၊ ဟာ့ဒ်ဝဲကန့်သတ်ချက်များကြောင့် သင်သည် သင်၏ဒီဇိုင်းတွင် သုံးစွဲသူမုဒ် OCT တွင် OCT IP တစ်ခုသာ အသုံးပြုနိုင်သည်။

မှတ်ချက် - OCT IP တစ်ခုတည်းသည် OCT လုပ်ကွက် 12 ခုအထိ ထိန်းချုပ်နိုင်သည်။

FSM သည် အောက်ပါ အချက်ပြမှုများကို ပံ့ပိုးပေးပါသည်။

• နာရီ
• ပြန်လည်သတ်မှတ်ပါ။
• s2pload
• ချိန်ညှိခြင်း_အလုပ်များနေပါသည်။
• calibration_shift_busy
• calibration_request

မှတ်ချက် - ဤအချက်ပြမှုများကို အသုံးပြုသူမုဒ်တွင်သာ ရရှိနိုင်ပြီး ပါဝါမုဒ်တွင်သာ ရရှိနိုင်ပါသည်။

ဆက်စပ်အချက်အလက်

OCT Intel FPGA IP အချက်ပြမှုများ။
FSM အချက်ပြမှုများအကြောင်း နောက်ထပ်အချက်အလက်များကို ပေးပါသည်။

Core FSM

FSM စီးဆင်းမှု

FSM ပြည်နယ်များ

ပြည်နယ်	ဖော်ပြချက်
IDLE	calibration_request vector ကို သင်သတ်မှတ်သောအခါ၊ FSM သည် IDLE အခြေအနေမှ CAL အခြေအနေသို့ ရွှေ့သည်။ နာရီစက်ဝန်းနှစ်ခုအတွက် calibration_request vector ကို ၎င်း၏တန်ဖိုးတွင် ထားပါ။ နာရီနှစ်ပတ်ကြာပြီးနောက်၊ FSM တွင် vector မိတ္တူပါရှိသည်။ ချိန်ညှိခြင်းလုပ်ငန်းစဉ်ကို ပြန်လည်စတင်ခြင်းမှ ရှောင်ကြဉ်ရန် vector ကို ပြန်လည်သတ်မှတ်ရပါမည်။
CAL	ဤအခြေအနေအတွင်း၊ FSM စစ်ဆေးမှုများသည် calibration_request vector အတွင်းရှိ bits များကို အခိုင်အမာအတည်ပြုပြီး ၎င်းတို့ကို ဆောင်ရွက်ပေးပါသည်။ သက်ဆိုင်ရာ OCT လုပ်ကွက်များသည် ပြီးမြောက်ရန် နာရီစက်ဝန်း 2,000 ခန့်ကြာသည့် ချိန်ညှိခြင်းလုပ်ငန်းစဉ်ကို စတင်သည်။ ချိန်ညှိမှု ပြီးသွားသောအခါ၊ calibration_busy အချက်ပြမှု ထွက်လာသည်။
Mask နည်းနည်း စစ်ကြည့်ပါ။	FSM သည် bit တစ်ခုစီကို သတ်မှတ်ခြင်း ရှိ၊ မရှိ စစ်ဆေးသည်။

ပြည်နယ်	ဖော်ပြချက်
Shift Mask လေးပါ။	ဤအခြေအနေသည် 1 သို့မထိမချင်း vector ရှိ bit များအားလုံးကို လှည့်ပတ်နေပါသည်။
စီးရီး Shift	ဤအခြေအနေသည် OCT ပိတ်ဆို့ခြင်းမှ ရပ်စဲခြင်းဆိုင်ရာ ကုဒ်ကို ရပ်စဲခြင်းဆိုင်ရာ ယုတ္တိဗေဒသို့ ဆက်တိုက်ပေးပို့သည်။ လွှဲပြောင်းမှုပြီးမြောက်ရန် ၃၂ ပတ်ကြာသည်။ လွှဲပြောင်းမှုတစ်ခုစီပြီးနောက်၊ FSM သည် vector ရှိ ဆိုင်းငံ့ထားသောဘစ်များကို စစ်ဆေးပြီး ၎င်းတို့ကို လျော်ညီစွာ ဆောင်ရွက်ပေးပါသည်။
ဆိုင်းငံ့ထားသော Bit ကို အပ်ဒိတ်လုပ်ပါ။	ဆိုင်းငံ့ထားသော မှတ်ပုံတင်သည် OCT Intel FPGA IP ရှိ OCT ပိတ်ဆို့တိုင်းနှင့် သက်ဆိုင်သည့် bits များကို ကိုင်ဆောင်ထားသည်။ ဝန်ဆောင်မှုပေးသည့် တောင်းဆိုချက်ကို ပြန်လည်သတ်မှတ်ခြင်းဖြင့် ဤအခြေအနေသည် ဆိုင်းငံ့ထားသောစာရင်းကို အပ်ဒိတ်လုပ်သည်။
ပြီးပါပြီ။	calibration_shift_busy အချက်ပြမှုကို ရပ်ဆိုင်းလိုက်သောအခါ၊ သင်သည် ရပ်ဆိုင်းမှုကုဒ်အသစ်များကို ကြားခံအတွင်းသို့ လွှဲပြောင်းရန် အလိုအလျောက် s2pload ကုဒ်များကို အခိုင်အမာ အတည်ပြုနိုင်သည်။ s2pload signal သည် အနည်းဆုံး 25 ns ရှိသည်ဟု အခိုင်အမာဆိုသည်။ ဟာ့ဒ်ဝဲကန့်သတ်ချက်များကြောင့်၊ ဘစ်အားလုံးမဝင်မချင်း အခြား ချိန်ညှိမှုတစ်ခု တောင်းဆို၍မရပါ။ calibration_shift_busy vector သည် နည်းပါသည်။

OCT Intel FPGA IP ဒီဇိုင်းထွample

OCT IP သည် ဒီဇိုင်းဟောင်းကို ထုတ်ပေးနိုင်သည်။ampIP အတွက် ရွေးချယ်ထားသော တူညီသောဖွဲ့စည်းပုံနှင့် ကိုက်ညီသော။ ဒီဇိုင်းဟောင်းample သည် မည်သည့် application ကိုမျှ ပစ်မှတ်မထားဘဲ ရိုးရှင်းသော ဒီဇိုင်းတစ်ခုဖြစ်သည်။ ဒီဇိုင်းဟောင်းကို သုံးလို့ရတယ်။ampIP ကို ​​ချက်ခြင်းလုပ်နည်းကို ကိုးကားပါ။ ဒီဇိုင်းထုတ်ဖို့ example files ကို Generate Ex ကိုဖွင့်ပါ။ample IP ထုတ်လုပ်နေစဉ်အတွင်း Generation dialog box ရှိ ဒီဇိုင်းရွေးချယ်မှု။

မှတ်ချက် - OCT IP သည် VHDL မျိုးဆက်ကို မပံ့ပိုးပါ။

• ဆော့ဖ်ဝဲက ထုတ်ပေးပါတယ်။ _example_design directory ရှိရာ IP နှင့်တွဲပြီး သင့် IP ၏အမည်ဖြစ်ပါသည်။
• ဟိ _example_design directory တွင် make_qii_design.tcl script များပါရှိသည်။
• .qsys files သည် ဒီဇိုင်းဟောင်းအတွင်း အတွင်းပိုင်းအသုံးပြုရန်အတွက်ဖြစ်သည်။ampမျိုးဆက်တွေချည်းပဲ။ သင်မတည်းဖြတ်နိုင်ပါ။ files.

Intel Quartus® Prime Design Ex ကို ထုတ်လုပ်ခြင်း။ample

make_qii_design.tcl script သည် ပေါင်းစပ်နိုင်သော ဒီဇိုင်းဟောင်းကို ထုတ်ပေးသည်။ampIntel Quartus® Prime ပရောဂျက်တစ်ခုနှင့်အတူ၊ စုစည်းရန် အသင့်ဖြစ်နေပါပြီ။ ပေါင်းစပ်နိုင်သော ဒီဇိုင်း ex ကို ထုတ်လုပ်ရန်ample၊ ဤအဆင့်များကို လိုက်နာပါ။

1. IP ကို ​​ဖန်တီးပြီးနောက် ဒီဇိုင်းဟောင်းနှင့် တွဲလုပ်ပါ။ample files၊ command prompt တွင် အောက်ပါ script ကို run ပါ- quartus_sh -t make_qii_design.tcl.
2. အသုံးပြုရန် စက်ပစ္စည်းအတိအကျကို သင်သတ်မှတ်လိုပါက၊ အောက်ပါ command ကိုသုံးပါ- quartus_sh -t make_qii_design.tcl .

script သည် ed_synth.qpf ပရောဂျက်ပါရှိသော qii လမ်းညွှန်ကို ထုတ်ပေးသည်။ file. သင်သည် ဤပရောဂျက်ကို Intel Quartus Prime ဆော့ဖ်ဝဲတွင် ဖွင့်ပြီး စုစည်းနိုင်သည်။

OCT Intel FPGA IP ရည်ညွှန်းချက်များ

OCT Intel FPGA IP ကန့်သတ်ချက်များ ဆက်တင်များ

OCT IP ကန့်သတ်ချက်များ

နာမည်	တန်ဖိုး	ဖော်ပြချက်
OCT လုပ်ကွက်အရေအတွက်	၅း၄၅	ထုတ်ပေးမည့် OCT လုပ်ကွက် အရေအတွက်ကို သတ်မှတ်သည်။ မူရင်းတန်ဖိုးသည် 1.
နောက်သို့လိုက်ဖက်သော ပို့တ်အမည်များကို သုံးပါ။	On ပိတ်သည်။	ALTOCT IP နှင့် ကိုက်ညီမှုရှိရှိ ထိပ်တန်းအဆင့်အမည်များကို အသုံးပြုရန် ၎င်းကို စစ်ဆေးပါ။ ဤသတ်မှတ်ချက်ကို မူရင်းအတိုင်း ပိတ်ထားသည်။
OCT မုဒ်	ပါဝါတက်ပါ။ အသုံးပြုသူ	OCT သည် အသုံးပြုသူထိန်းချုပ်နိုင်သည်ဖြစ်စေ မဖြစ်စေကြောင်း သတ်မှတ်သည်။ မူရင်းတန်ဖိုးသည် ပါဝါတက်.
OCT ပိတ်ဆို့ခြင်း။ x စံကိုက်ညှိမုဒ်	လူပျို နှစ်ချက် POD	OCT အတွက် ချိန်ညှိခြင်းမုဒ်ကို သတ်မှတ်သည်။ X OCT block အရေအတွက်နှင့် ကိုက်ညီသည်။ မူရင်းတန်ဖိုးသည် လူပျို.

OCT Intel FPGA IP အချက်ပြမှုများ

Input Interface Signals များ

အချက်ပြအမည်	ဦးတည်ချက်	ဖော်ပြချက်
rzqin	ထည့်သွင်းခြင်း။	RZQ pad မှ OCT ဘလောက်သို့ ထည့်သွင်းချိတ်ဆက်ပါ။ RZQ pad သည် ပြင်ပခုခံမှုတစ်ခုနှင့် ချိတ်ဆက်ထားသည်။ OCT block သည် calibration code ကိုထုတ်လုပ်ရန်အတွက် ရည်ညွှန်းချက်အဖြစ် rzqin port သို့ချိတ်ဆက်ထားသော impedance ကိုအသုံးပြုသည်။ ဤအချက်ပြမှုကို ပါဝါဖွင့်ခြင်းနှင့် အသုံးပြုသူမုဒ်များအတွက် ရနိုင်ပါသည်။
နာရီ	ထည့်သွင်းခြင်း။	အသုံးပြုသူမုဒ် OCT အတွက် ထည့်သွင်းနာရီ။ နာရီသည် 20 MHz သို့မဟုတ် ထို့ထက်နည်းရမည်။
ပြန်လည်သတ်မှတ်ပါ။	ထည့်သွင်းခြင်း။	ထည့်သွင်းမှု ပြန်လည်သတ်မှတ်ခြင်း အချက်ပြမှု။ ပြန်လည်သတ်မှတ်ခြင်းသည် ထပ်တူပြုပါသည်။
calibration_request	ထည့်သွင်းခြင်း။	[NUMBER_OF_OCT:0] အတွက် vector ထည့်သွင်းပါ။ ဘစ်တိုင်းသည် OCT ဘလောက်တစ်ခုနှင့် သက်ဆိုင်သည်။ အနည်းငယ်ကို 1 ဟုသတ်မှတ်သောအခါ၊ သက်ဆိုင်ရာ OCT သည် ချိန်ညှိပေးသည်၊ ထို့နောက် ကုဒ်စကားလုံးကို termination logic block ထဲသို့ နံပါတ်စဉ်ပြောင်းပါ။ တောင်းဆိုမှုကို နှစ်နာရီကြာအောင် ထိန်းထားရမည်။ ဟာ့ဒ်ဝဲကန့်သတ်ချက်များကြောင့်၊ အခြားတောင်းဆိုချက်တစ်ခုမထုတ်ပြန်မချင်း calibration_shift_busy vector သည် သုညဖြစ်သည်အထိ စောင့်ရပါမည်။ သို့မဟုတ်ပါက သင့်တောင်းဆိုချက်ကို လုပ်ဆောင်မည်မဟုတ်ပါ။
calibration_shift_busy	အထွက်	မည်သည့် OCT ဘလောက်ကို လက်ရှိလုပ်ဆောင်နေသည် ကို ညွှန်ပြသော [NUMBER_OF_OCT:0] အတွက် အထွက် vector သည် ချိန်ညှိခြင်း နှင့် termination codes များကို termination logic block သို့ ပြောင်းလဲခြင်း ။ bit သည် 1 ဖြစ်သောအခါ၊ OCT block တစ်ခုသည် calibrating လုပ်နေပြီး ကုဒ်စကားလုံးကို termination logic block သို့ပြောင်းနေကြောင်း ညွှန်ပြသည်။
ချိန်ညှိခြင်း_အလုပ်များနေပါသည်။	အထွက်	မည်သည့် OCT ဘလောက်ကို လက်ရှိ ချိန်ညှိလုပ်ဆောင်နေသည် ကို ညွှန်ပြသော [NUMBER_OF_OCT:0] အတွက် အထွက် vector ။ bit သည် 1 ဖြစ်သောအခါ၊ OCT block တစ်ခုသည် calibrating လုပ်နေကြောင်း ညွှန်ပြသည်။
oct_ _series_termination ထိန်းချုပ်မှု[15:0]	အထွက်	16-bit output signal, with 0 မှ 11 အထိရှိသည်။ ဤအချက်ပြမှုသည် အဝင်/အထွက်ကြားခံရှိ စီးရီးရပ်စဲထိန်းချုပ်မှုအပေါက်သို့ ချိတ်ဆက်သည်။ ဤအပေါက်သည် R ကိုချိန်ညှိသည့် စီးရီးရပ်စဲကုဒ်ကို ပေးပို့သည်။s.
oct_ _parallel_termination_ ထိန်းချုပ်မှု[15:0]	အထွက်	16-bit output signal, with 0 မှ 11 အထိရှိသည်။ ဤအချက်ပြမှုသည် input/output ကြားခံရှိ parallel termination control port သို့ ချိတ်ဆက်သည်။ ဤအပေါက်သည် R ကိုချိန်ညှိပေးသည့် အပြိုင်ရပ်စဲကုဒ်ကို ပေးပို့သည်။t.

QSF တာဝန်များ

Intel Stratix 10၊ Intel Arria 10 နှင့် Intel Cyclone 10 GX စက်များတွင် အောက်ပါ ရပ်စဲခြင်းဆိုင်ရာ Intel Quartus Prime ဆက်တင်များ ရှိသည် file (.qsf) တာဝန်များ-

• INPUT_TERMINATION
• OUTPUT_TERMINATION
• TERMINATION_CONTROL_BLOCK
• RZQ_GROUP

QSF တာဝန်များ

QSF တာဝန်	အသေးစိတ်
INPUT_TERMINATION OUTPUT_TERMINATION	input/output termination assignment သည် မေးခွန်းရှိ pin ရှိ ohm တွင် termination value ကို သတ်မှတ်သည်။ Example-
	set_instance_assignment -name INPUT_TERMINATION -to set_instance_assignment -name OUTPUT_TERMINATION -to
	စီးရီး/အပြိုင် ရပ်စဲခြင်းဆိုင်ရာ ပို့တ်များကို ဖွင့်ရန်၊ ပင်များအတွက် စီးရီးနှင့် အပြိုင်ရပ်စဲခြင်းတန်ဖိုးများကို သတ်မှတ်ပေးသည့် ဤတာဝန်များကို ထည့်သွင်းပါ။ OCT Intel FPGA IP မှ စီးရီး ရပ်စဲထိန်းချုပ်မှု နှင့် အပြိုင် ရပ်စဲမှု ထိန်းချုပ်မှု ဆိပ်ကမ်းများကို GPIO Intel FPGA IP သို့ ချိတ်ဆက်ရန် သေချာပါစေ။ Example-
	set_instance_assignment -name INPUT_TERMINATION “PARALLEL OHM with calibration" -to set_instance_assignment -name OUTPUT_TERMINATION “SERIES OHM with calibration" -to
TERMINATION_CONTROL_BL OCK	လိုချင်သော OCT ပိတ်ဆို့ခြင်းမှ သတ်မှတ်ထားသော ပင်နံပါတ်များသို့ သင့်လျော်သောချိတ်ဆက်မှုပြုလုပ်ရန် Fitter အား ညွှန်ကြားသည်။ I/O buffers များကို အထူးတလည် ချက်ခြင်းမလုပ်ဆောင်ဘဲ ပင်များကို သီးခြား OCT ပိတ်ဆို့ခြင်းနှင့် ချိတ်ဆက်ရန် လိုအပ်သောအခါတွင် ဤတာဝန်သည် အသုံးဝင်ပါသည်။ Example-
	set_instance_assignment -name TERMINATION_CONTROL_BLOCK -to
RZQ_GROUP	ဤတာဝန်ကို Intel Stratix 10၊ Intel Arria 10 နှင့် Intel Cyclone 10 GX စက်များတွင်သာ ပံ့ပိုးထားပါသည်။ ဤတာဝန်က RTL ကို မွမ်းမံခြင်းမပြုဘဲ OCT IP တစ်ခုကို ဖန်တီးပေးသည်။ Fitter သည် netlist တွင် rzq pin အမည်ကို ရှာဖွေသည်။ ပင်နံပါတ်မရှိပါက Fitter သည် OCT IP နှင့် ၎င်း၏သက်ဆိုင်ရာချိတ်ဆက်မှုများနှင့်အတူ ပင်အမည်ကို ဖန်တီးပေးသည်။ ၎င်းသည် သင့်အား လက်ရှိ သို့မဟုတ် ရှိပြီးသား OCT ဖြင့် ချိန်ညှိရန် ပင်များအုပ်စုကို ဖန်တီးနိုင်စေပြီး Fitter သည် ဒီဇိုင်း၏တရားဝင်မှုကို သေချာစေသည်။ Example-
	set_instance_assignment -name RZQ_GROUP -to

Termination သည် input နှင့် output buffers တွင်ရှိပြီး တစ်ခါတစ်ရံတွင် တပြိုင်နက်တည်း ရှိနေနိုင်သည်။ OCT block တစ်ခုနှင့် pin အဖွဲ့များကို ချိတ်ဆက်ရန် နည်းလမ်းနှစ်ခုရှိသည်။

• မည်သည့် ပင် (ဘတ်စ်) သည် OCT ပိတ်ဆို့ခြင်းနှင့် ဆက်စပ်နေကြောင်း ညွှန်ပြရန် .qsf တာဝန်ကို အသုံးပြုပါ။ သင်သည် TERMINATION_CONTROL_BLOCK သို့မဟုတ် RZQ_GROUP တာဝန်ကို အသုံးပြုနိုင်ပါသည်။ ယခင်တာဝန်က RTL တွင် ချက်ခြင်းလုပ်ဆောင်ထားသော OCT နှင့် ပင်နံပါတ်ကို ချိတ်ဆက်ထားသော်လည်း၊ နောက်တစ်ခုသည် RTL ကို မွမ်းမံပြင်ဆင်ခြင်းမရှိဘဲ အသစ်ဖန်တီးထားသော OCT နှင့် ပင်ကို ချိတ်ဆက်ထားသည်။
• ထိပ်တန်းအဆင့်တွင် I/O ကြားခံ primitives များကို ချက်ချင်းလုပ်ဆောင်ပြီး ၎င်းတို့အား သင့်လျော်သော OCT လုပ်ကွက်များနှင့် ချိတ်ဆက်ပါ။

မှတ်ချက် - တူညီသော VCCIO ရှိသော I/O ဘဏ်များအားလုံးသည် အဆိုပါ I/O ဘဏ်တွင် ၎င်း၏ OCT ဘလောက်များရှိနေပါကပင် OCT ဘလောက်တစ်ခုအား မျှဝေနိုင်ပါသည်။ OCT ပိတ်ဆို့ခြင်းသို့ ချိန်ကိုက်သတ်မှတ်ခြင်းရပ်စဲခြင်းကို ပံ့ပိုးပေးသည့် မည်သည့် I/O ပင်နံပါတ်မဆို ချိတ်ဆက်နိုင်သည်။ OCT ဘလောက်တစ်ခုသို့ လိုက်ဖက်ညီသော ဖွဲ့စည်းမှုပုံစံဖြင့် I/Os များကို ချိတ်ဆက်ထားကြောင်း သေချာပါစေ။ OCT ပိတ်ဆို့ခြင်းနှင့် ၎င်း၏သက်ဆိုင်ရာ I/Os များတွင် တူညီသော VCCIO နှင့် စီးရီး သို့မဟုတ် အပြိုင်ရပ်စဲခြင်းတန်ဖိုးများရှိကြောင်း သေချာစေရမည်။ ဤဆက်တင်များဖြင့် Fitter သည် I/Os နှင့် OCT ပိတ်ဆို့ခြင်းကို တူညီသောကော်လံတွင် နေရာချပေးသည်။ Intel Quartus Prime ဆော့ဖ်ဝဲလ်သည် block နှင့်ချိတ်ဆက်ထားသော pin မရှိလျှင်သတိပေးစာများကိုထုတ်ပေးသည်။

Arria V၊ Cyclone V နှင့် Stratix V စက်ပစ္စည်းများအတွက် IP ရွှေ့ပြောင်းသွားလာမှု

IP ရွှေ့ပြောင်းခြင်းစီးဆင်းမှုသည် သင့်ကို Arria V၊ Cyclone V နှင့် Stratix V စက်ပစ္စည်းများ၏ ALTOCT IP ကို ​​Intel Stratix 10၊ Intel Arria 10 သို့မဟုတ် Intel Cyclone 10 GX စက်ပစ္စည်းများ၏ OCT Intel FPGA IP သို့ ပြောင်းရွှေ့ခွင့်ပြုသည်။ IP ရွှေ့ပြောင်းခြင်းစီးဆင်းမှုသည် ALTOCT IP ၏ဆက်တင်များနှင့်ကိုက်ညီရန် OCT IP ကို ​​configure ပြုလုပ်ပေးကာ IP ကို ​​ပြန်လည်ထုတ်ပေးနိုင်သည်။

မှတ်ချက် - ဤ IP သည် OCT ချိန်ညှိခြင်းမုဒ်တစ်ခုတည်းတွင် IP ရွှေ့ပြောင်းခြင်းစီးဆင်းမှုကို ပံ့ပိုးပေးပါသည်။ သင်သည် နှစ်ဆ သို့မဟုတ် POD ချိန်ညှိမုဒ်ကို အသုံးပြုနေပါက၊ သင်သည် IP ကို ​​ရွှေ့ပြောင်းရန် မလိုအပ်ပါ။

သင်၏ ALTOCT IP ကို ​​OCT Intel FPGA IP သို့ ပြောင်းရွှေ့ခြင်း။

သင်၏ ALTOCT IP ကို ​​OCT IP သို့ ပြောင်းရွှေ့ရန် ဤအဆင့်များကို လိုက်နာပါ။

1. IP Catalog တွင် သင်၏ ALTOCT IP ကိုဖွင့်ပါ။
2. လက်ရှိရွေးချယ်ထားသော စက်မိသားစုတွင် Stratix 10၊ Arria 10 သို့မဟုတ် Cyclone 10 GX ကို ရွေးပါ။
3. ကန့်သတ်ချက်တည်းဖြတ်မှုတွင် OCT IP ကိုဖွင့်ရန် Finish ကိုနှိပ်ပါ။ ကန့်သတ်ချက်တည်းဖြတ်သူသည် ALTOCT IP ဆက်တင်များနှင့် ဆင်တူသော OCT IP ဆက်တင်များကို စီစဉ်ပေးသည်။
4. နှစ်ခုကြားတွင် သဟဇာတမဖြစ်သော ဆက်တင်များရှိပါက၊ ပံ့ပိုးပေးထားသည့် ဆက်တင်အသစ်များကို ရွေးချယ်ပါ။
5. IP ကိုပြန်ထုတ်ရန် Finish ကိုနှိပ်ပါ။
6. RTL တွင် သင်၏ ALTOCT IP ၏ တုံ့ပြန်မှုကို OCT IP ဖြင့် အစားထိုးပါ။

မှတ်ချက် - OCT IP ပို့တ်အမည်များသည် ALTOCT IP ပို့တ်အမည်များနှင့် မကိုက်ညီနိုင်ပါ။ ထို့ကြောင့်၊ instantiation တွင် IP အမည်ကိုပြောင်းရုံဖြင့် မလုံလောက်ပါ။

OCT Intel FPGA IP အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

IP Core ဗားရှင်း	အသုံးပြုသူလမ်းညွှန်
17.1	Intel FPGA OCT IP Core အသုံးပြုသူလမ်းညွှန်

OCT Intel FPGA IP အသုံးပြုသူလမ်းညွှန်အတွက် စာရွက်စာတမ်းပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

စာရွက်စာတမ်းဗားရှင်း	Intel Quartus Prime ဗားရှင်း	IP ဗားရှင်း	အပြောင်းအလဲများ
2019.07.03	19.2	19.1	Intel Stratix 10 စက်များအတွက် ပံ့ပိုးမှု ထပ်ထည့်ထားသည်။ အောက်ပါ IP အမည်များကို အပ်ဒိတ်လုပ်ခဲ့သည်- "Intel FPGA OCT" မှ "OCT Intel FPGA IP"  "Intel FPGA GPIO" မှ "GPIO Intel FPGA IP" s2pload အချက်ပြမှုကို အပ်ဒိတ်လုပ်ထားသည်- ရရှိနိုင်သောအသုံးပြုသူအချက်ပြမှုများမှ s2pload ကိုဖယ်ရှားခဲ့သည်။ s2pload အချက်ပြအပြုအမူနှင့် ပတ်သက်သော အပ်ဒိတ်ဖော်ပြချက်များ။

 

ရက်စွဲ	ဗားရှင်း	အပြောင်းအလဲများ
နိုဝင်ဘာလ 2017	2017.11.06	Intel Cyclone 10 GX စက်များအတွက် ပံ့ပိုးမှု ထပ်ထည့်ထားသည်။ Altera OCT IP core ကို Intel FPGA OCT IP core သို့ အမည်ပြောင်းခဲ့သည်။ Qsys ကို Platform Designer အဖြစ် အမည်ပြောင်းခဲ့သည်။ နောက်ထပ် Intel အမှတ်တံဆိပ်ကို ပြန်လည်အမှတ်တံဆိပ်ပြုလုပ်ခြင်းအတွက် စာသားကို အပ်ဒိတ်လုပ်ထားသည်။
မေလ ၁၉၉၇	2017.05.08	Intel အဖြစ် နာမည်ပြောင်းထားသည်။
ဒီဇင်ဘာလ 2015	2015.12.07	“mega function” ၏ ဥပမာများကို “IP core” သို့ ပြောင်းထားသည်။ ပြောင်းလဲလာသော သာဓကများ Quartus II ရန် Quartus Prime. စတိုင်နှင့် ရှင်းလင်းပြတ်သားမှုကို တိုးတက်စေရန် အကြောင်းအရာများနှင့် လင့်ခ်များကို အမျိုးမျိုးသော တည်းဖြတ်မှုများ။
သြဂုတ်၊ ၂၀၂၁	2014.08.18	သုံးစွဲသူမုဒ်တွင် OCT ချိန်ညှိခြင်းဆိုင်ရာ အချက်အလက်ကို ထည့်သွင်းထားသည်။ IP core အချက်ပြမှုများနှင့် ကန့်သတ်ချက်များကို အပ်ဒိတ်လုပ်ခဲ့သည်- core_rzqin_export ကို rzqin သို့ ပြောင်းထားသည်။ core_series_termination_control_export သို့ ပြောင်းထားသည်။ oct_ _series_termination ထိန်းချုပ်မှု[15:0] core_parallel_termination_control_export ကို oct_ သို့ ပြောင်းခဲ့သည် _parallel_termination_control[15:0]
နိုဝင်ဘာလ 2013	2013.11.29	ကနဦး ထုတ်ဝေမှု။

ID- 683708
ဗားရှင်း- 2019.07.03

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Intel OCT FPGA IP [pdf] အသုံးပြုသူလမ်းညွှန် OCT FPGA IP၊ OCT၊ FPGA IP

ကိုးကား

• အသုံးပြုသူလက်စွဲ