intel F-Tile Interlaken FPGA IPDesign Example အသုံးပြုသူလမ်းညွှန်

 

Intel® Quartus® Prime Design Suite- 21.4 အတွက် အပ်ဒိတ်လုပ်ထားသည်။
IP ဗားရှင်း- 3.1.0

၅

F-Tile Interlaken Intel® FPGA IP core သည် simulation testbench နှင့် ဟာ့ဒ်ဝဲဒီဇိုင်းဟောင်းကို ပံ့ပိုးပေးသည်ampစုစည်းမှုနှင့် ဟာ့ဒ်ဝဲစမ်းသပ်ခြင်းကို ပံ့ပိုးပေးသော le။ ဒီဇိုင်းထုတ်တဲ့အခါမှာ exampparameter editor သည် အလိုအလျောက် ဖန်တီးပေးပါသည်။ fileဒီဇိုင်းကို ပုံဖော်ရန်၊ စုစည်းရန်နှင့် စမ်းသပ်ရန် လိုအပ်သည်။

testbench နှင့် ဒီဇိုင်း example သည် F-tile စက်ပစ္စည်းများအတွက် NRZ နှင့် PAM4 မုဒ်ကို ပံ့ပိုးပေးသည်။
F-Tile Interlaken Intel FPGA IP core သည် ဒီဇိုင်းဟောင်းကို ထုတ်ပေးသည်။ampလမ်းသွားအရေအတွက်နှင့် ဒေတာနှုန်းထားများ၏ အောက်ပါပံ့ပိုးပေးထားသော ပေါင်းစပ်မှုအတွက် les။

ဇယား 1. လမ်းသွယ်အရေအတွက်နှင့် ဒေတာနှုန်းထားများ၏ IP ပံ့ပိုးပေးထားသော ပေါင်းစပ်မှုများ
အောက်ပါပေါင်းစပ်မှုများကို Intel Quartus® Prime Pro Edition ဆော့ဖ်ဝဲဗားရှင်း 21.4 တွင် ပံ့ပိုးထားပါသည်။ အားလုံး
အခြားပေါင်းစပ်မှုများကို Intel Quartus Prime Pro Edition ၏ အနာဂတ်ဗားရှင်းတွင် ပံ့ပိုးပေးမည်ဖြစ်သည်။

 

ပုံ 1. ဒီဇိုင်း Ex အတွက် ဖွံ့ဖြိုးတိုးတက်မှု အဆင့်များample

(1) ဤမူကွဲသည် Interlaken Look-aside Mode ကို ပံ့ပိုးပေးသည်။
(2) 10 လမ်းသွားပုံစံဖွဲ့စည်းမှုပုံစံအတွက်၊ F-tile သည် ချန်နယ်လှည့်ပတ်မှုကိုလျှော့ချရန်အတွက် ချိတ်ဆက်ထားသော transceiver clocking ကိုဖွင့်ရန်အတွက် 12 လမ်းသွား TX PMA လိုအပ်သည်။

*အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

F-Tile Interlaken Intel FPGA IP core ဒီဇိုင်း example သည် အောက်ပါအင်္ဂါရပ်များကို ပံ့ပိုးပေးသည်-

• အတွင်း TX မှ RX အမှတ်စဉ်လှည့်ပတ်မုဒ်
• ပုံသေအရွယ်အစား အစုံလိုက်များကို အလိုအလျောက်ထုတ်ပေးသည်။
• အခြေခံ packet စစ်ဆေးခြင်းစွမ်းရည်
• ပြန်လည်စမ်းသပ်ခြင်းရည်ရွယ်ချက်အတွက် ဒီဇိုင်းကို ပြန်လည်သတ်မှတ်ရန် System Console ကို အသုံးပြုနိုင်သည်။

ပုံ 2. High-level Block Diagram

ဆက်စပ်အချက်အလက်

• F-Tile Interlaken Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• F-Tile Interlaken Intel FPGA IP ထုတ်ဝေမှုမှတ်စုများ

၁.၂။ Hardware နှင့် Software လိုအပ်ချက်များ
ရည်းစားဟောင်းကို စမ်းသပ်ရန်ample ဒီဇိုင်း၊ အောက်ပါ ဟာ့ဒ်ဝဲနှင့် ဆော့ဖ်ဝဲလ်ကို အသုံးပြုပါ။

• Intel Quartus Prime Pro Edition ဆော့ဖ်ဝဲဗားရှင်း 21.4
• Intel Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်ဖြင့် စနစ်ကွန်ဆိုးကို ရနိုင်သည်။
• ပံ့ပိုးထားသော Simulator တစ်ခု-
  — Synopsys* VCS*
  - Synopsys VCS MX
  — Siemens* EDA ModelSim* SE သို့မဟုတ် Questa*
  - Cadence* Xcelium*
• Intel Agilex™ I-Series Transceiver-SoC ဖွံ့ဖြိုးတိုးတက်မှု Kit

၁.၃။ ဒီဇိုင်းဖန်တီးခြင်း။
ပုံ 3. လုပ်ထုံးလုပ်နည်း

ဒီဇိုင်းဟောင်းကို ထုတ်လုပ်ရန် ဤအဆင့်များကို လိုက်နာပါ။ample နှင့် testbench:

1. Intel Quartus Prime Pro Edition ဆော့ဖ်ဝဲတွင်၊ နှိပ်ပါ။ File ➤ New Project Wizard သည် Intel Quartus Prime ပရောဂျက်အသစ်ကို ဖန်တီးရန် သို့မဟုတ် နှိပ်ပါ။ File ➤ လက်ရှိ Intel Quartus Prime ပရောဂျက်ကိုဖွင့်ရန် ပရောဂျက်ကိုဖွင့်ပါ။ wizard သည် သင့်အား စက်ပစ္စည်းတစ်ခုကို သတ်မှတ်ရန် တောင်းဆိုသည်။
2. စက်ပစ္စည်း မိသားစု Agilex ကို သတ်မှတ်ပြီး သင့်ဒီဇိုင်းအတွက် F-Tile ပါသော စက်ပစ္စည်းကို ရွေးချယ်ပါ။
3. IP Catalog တွင်၊ F-Tile Interlaken Intel FPGA IP ကို ​​ရှာဖွေပြီး နှစ်ချက်နှိပ်ပါ။ New IP Variant ဝင်းဒိုး ပေါ်လာသည်။
4. ထိပ်တန်းအဆင့်အမည်ကို သတ်မှတ်ပါ။ သင်၏ စိတ်ကြိုက် IP ကွဲပြားမှုအတွက်။ ကန့်သတ်ချက်တည်းဖြတ်သူသည် IP ကွဲပြားမှု ဆက်တင်များကို a တွင် သိမ်းဆည်းသည်။ file အမည်ရှိ .ip
5. OK ကိုနှိပ်ပါ။ ကန့်သတ်ချက်တည်းဖြတ်မှုပေါ်လာသည်။

ပုံ ၃ampဒီဇိုင်း Tab

6. IP တက်ဘ်တွင်၊ သင်၏ IP core ကွဲလွဲမှုအတွက် ဘောင်များကို သတ်မှတ်ပါ။
7. အဂတထွက၊ample Design tab၊ testbench ကိုထုတ်လုပ်ရန် Simulation option ကိုရွေးချယ်ပါ။ ဟာ့ဒ်ဝဲဒီဇိုင်း ex ကို ထုတ်လုပ်ရန် Synthesis option ကို ရွေးပါ။ampလဲ့ ဒီဇိုင်းဟောင်းကို ထုတ်လုပ်ရန် သရုပ်ပြခြင်းနှင့် ပေါင်းစပ်ခြင်း ရွေးချယ်စရာများထဲမှ အနည်းဆုံးတစ်ခုကို သင်ရွေးချယ်ရပါမည်။ampလဲ့
8. Generated HDL ဖော်မတ်အတွက်၊ Verilog နှင့် VHDL ရွေးချယ်မှုနှစ်ခုစလုံးကို ရနိုင်သည်။
9. Target Development Kit အတွက် Agilex I-Series Transceiver-SOC Development Kit ကို ရွေးချယ်ပါ။

မှတ်ချက်- Development Kit ရွေးချယ်မှုကို သင်ရွေးချယ်သည့်အခါ၊ ပင်နံပါတ်တာဝန်များကို Intel Agilex I-Series Transceiver-SoC Development Kit စက်ပစ္စည်းအစိတ်အပိုင်းနံပါတ် (AGIB027R31B1E2VR0) အရ သတ်မှတ်ထားပြီး သင်ရွေးချယ်ထားသော စက်နှင့် ကွဲပြားနိုင်ပါသည်။ မတူညီသော PCB ရှိ ဟာ့ဒ်ဝဲတွင် ဒီဇိုင်းကို စမ်းသပ်ရန် ရည်ရွယ်ပါက၊ No development kit option ကို ရွေးချယ်ပြီး .qsf တွင် သင့်လျော်သော pin assignments များကို ပြုလုပ်ပါ။ file
10. Generate Ex ကိုနှိပ်ပါ။ample ဒီဇိုင်း။ အထွကို ရွေးပါ။ample Design Directory window ပေါ်လာသည်။
11. ဒီဇိုင်းကို မွမ်းမံလိုပါက exampပြထားသော ပုံသေများမှ le လမ်းညွှန်လမ်းကြောင်း သို့မဟုတ် အမည် (ilk_f_0_example_design) ၊ လမ်းကြောင်းအသစ်ကိုရှာဖွေပြီး ဒီဇိုင်းအသစ် ex ကိုရိုက်ထည့်ပါ။ample လမ်းညွှန်အမည်။
၂၊ OK ကိုိံပ်ြပ။ ။

မှတ်ချက်- F-Tile Interlaken တွင် Intel FPGA IP ဒီဇိုင်းဟောင်းampSystemPLL သည် အလိုအလျောက်ချက်ချင်းလုပ်ဆောင်ပြီး F-Tile Interlaken Intel FPGA IP core သို့ ချိတ်ဆက်ထားသည်။ ဒီဇိုင်းဟောင်းရှိ SystemPLL အထက်အောက်လမ်းကြောင်းample သည်

example_design.test_env_inst.test_dut.dut.pll

ဒီဇိုင်းဟောင်းရှိ SystemPLLample သည် တူညီသော 156.26 MHz ရည်ညွှန်းနာရီကို Transceiver အဖြစ် မျှဝေထားသည်။

၂.၁။ လမ်းညွှန်ဖွဲ့စည်းပုံ
F-Tile Interlaken Intel FPGA IP core သည် အောက်ပါတို့ကို ထုတ်ပေးပါသည်။ files ဒီဇိုင်းအတွက်
example-
ပုံ 5. Directory Structure

Table 2. Hardware Design Example File ဖော်ပြချက်
ဒါတွေ files ထဲမှာရှိတယ်။ample_installation_dir>/ilk_f_0_example_design လမ်းညွှန်။

ဇယား 3. Testbench File ဖော်ပြချက်
ဒီ file ၌ရှိသည်။ample_installation_dir>/ilk_f_0_example_design/example_design/rtl လမ်းညွှန်။

ဇယား 4. Testbench Scripts
ဒါတွေ files ထဲမှာရှိတယ်။ample_installation_dir>/ilk_f_0_example_design/example_design/testbench လမ်းညွှန်။

၂.၃။ ဒီဇိုင်း Ex ကို အတုယူခြင်း။ample Testbench
ပုံ 6. လုပ်ထုံးလုပ်နည်း

စမ်းသပ်ခုံတန်းလျားကို အတုယူရန် ဤအဆင့်များကို လိုက်နာပါ-

1. command prompt တွင်၊ testbench simulation directory သို့ပြောင်းပါ။ လမ်းညွှန်လမ်းကြောင်းကample_installation_dir>/example_design/testbench။
2. သင်နှစ်သက်ရာ ပံ့ပိုးပေးထားသော Simulator အတွက် သရုပ်ပြခြင်း script ကိုဖွင့်ပါ။ ဇာတ်ညွှန်းသည် ပေါင်းစပ်ပြီး စမ်းသပ်ခုံတန်းကို စီစစ်စက်တွင် လုပ်ဆောင်သည်။ သရုပ်ဖော်မှု ပြီးသည်နှင့် သင့် script သည် SOP နှင့် EOP အရေအတွက် ကိုက်ညီမှုရှိမရှိ စစ်ဆေးသင့်ပါသည်။

ဇယား ၁။ သရုပ်သကန်ကို လုပ်ဆောင်ရန် အဆင့်များ

3. ရလဒ်များကိုခွဲခြမ်းစိတ်ဖြာပါ။ အောင်မြင်သော simulation သည် packets များကိုပေးပို့လက်ခံပြီး "Test PASSED" ကိုပြသသည်။
ဒီဇိုင်းဟောင်းအတွက် စမ်းသပ်ခုံampအောက်ပါတာဝန်များကို ပြီးမြောက်စေပါသည်။

• F-Tile Interlaken Intel FPGA IP core ကို Instantiates ။
• PHY အခြေအနေကို ပရင့်ထုတ်ပါ။
• metaframe synchronization (SYNC_LOCK) နှင့် word (block) နယ်နိမိတ်များကို စစ်ဆေးသည်။
  (WORD_LOCK)။
• လမ်းကြောင်းတစ်ခုစီကို လော့ခ်ချပြီး ချိန်ညှိရန် စောင့်နေသည်။
• ထုပ်ပိုးမှုများကို စတင်သည်။
• ပက်ကေ့ဂျ်စာရင်းအင်းများကို စစ်ဆေးသည်-
  - CRC24 အမှားများ
  - SOP များ
  - EOP များ

အောက်ပါ sample output သည် အောင်မြင်သော simulation စမ်းသပ်မှုကို သရုပ်ဖော်သည်-

မှတ်ချက်- Interlaken ဒီဇိုင်းဟောင်းample simulation testbench သည် 100 packets ပေးပို့ပြီး 100 packets ကိုလက်ခံရရှိသည် ။

အောက်ပါ sample output သည် Interlaken Look-aside မုဒ်အတွက် အောင်မြင်သော simulation စမ်းသပ်မှုကို သရုပ်ဖော်သည်-

၁.၅။ ဟာ့ဒ်ဝဲဒီဇိုင်းထွကို စုစည်းခြင်းနှင့် ပြင်ဆင်ခြင်းample

1. ရည်းစားဟောင်းကို သေချာကြည့်ပါ။ampဒီဇိုင်းမျိုးဆက် ပြီးပါပြီ။
2. Intel Quartus Prime Pro Edition ဆော့ဖ်ဝဲတွင်၊ Intel Quartus Prime ပရောဂျက်ကိုဖွင့်ပါ။ample_installation_dir>/example_design.qpf>။
3. ဂရန် ဆောင်ရွက်နေသည်။ menu ကိုနှိပ်ပါ။ စတင်စုစည်းမှု.
4. အောင်မြင်စွာစုစည်းပြီးနောက်၊ a .sof file သင်၏သတ်မှတ်ထားသောလမ်းညွှန်တွင် ရနိုင်သည်။
   ဟာ့ဒ်ဝဲဟောင်းကို ပရိုဂရမ်လုပ်ရန် ဤအဆင့်များကို လိုက်နာပါ။ampF-tile ပါသော Intel Agilex စက်ပစ္စည်းပေါ်တွင် ဒီဇိုင်းဆွဲသည်-
   a Development Kit ကို host ကွန်ပျူတာသို့ ချိတ်ဆက်ပါ။
   ခ ဖွံ့ဖြိုးတိုးတက်မှုကိရိယာ၏တစ်စိတ်တစ်ပိုင်းဖြစ်သည့် Clock Control အက်ပ်ကို စတင်ပါ။ ဒီဇိုင်းဟောင်းအတွက် ကြိမ်နှုန်းအသစ်များ သတ်မှတ်ပါ။ampအောက်ပါအတိုင်း
   • NRZ မုဒ်အတွက်-
   — Si5391 (U18), OUT0- သင့်ဒီဇိုင်းလိုအပ်ချက်အရ pll_ref_clk(3) တန်ဖိုးသတ်မှတ်ပါ။
   • PAM မုဒ်အတွက်-
   — Si5391 (U45), OUT1- သင့်ဒီဇိုင်းလိုအပ်ချက်အရ pll_ref_clk(3) တန်ဖိုးသတ်မှတ်ပါ။
   — Si5391 (U19), OUT1- သင့်ဒီဇိုင်းလိုအပ်ချက်အရ mac_pll_ref_clk(3) တန်ဖိုးသို့ သတ်မှတ်ပါ။ ဂ။ နှိပ်ပါ။ ကိရိယာများ ➤ ပရိုဂရမ်မာ ➤ ဟာ့ဒ်ဝဲ တည်ဆောက်မှု။
   ဃ။ ပရိုဂရမ်းမင်းကိရိယာကို ရွေးပါ။ Intel Agilex I-Series Transceiver-SoC Development Kit ကို ထည့်ပါ။
   င သေချာပါတယ်။ မုဒ် သတ်မှတ်ထားသည်။ JTAG.
   f Intel Agilex I-Series စက်ပစ္စည်းကို ရွေးချယ်ပြီး ကလစ်နှိပ်ပါ။ စက်ကိုထည့်ပါ။. ပရိုဂရမ်မာသည် သင့်ဘုတ်ပေါ်ရှိ စက်ပစ္စည်းများကြားရှိ ချိတ်ဆက်မှုများကို ပြသသည်။
   ဆ အကွက်ကို စစ်ဆေးပါ။sof.
   ဇ အကွက်တွင် အမှတ်ခြစ်ပါ။ အစီအစဉ်/ပြင်ဆင်ပါ။ ကော်လံ။
   ငါ နှိပ်ပါ။ စတင်ပါ။.

၁.၆။ Hardware Design Ex ကို စမ်းသပ်ခြင်းample
သင် F-tile Interlaken Intel FPGA IP ဒီဇိုင်းကို စုစည်းပြီးနောက်ample နှင့် သင့်စက်ကို configure လုပ်ပါ၊ သင်သည် IP core နှင့် ၎င်း၏ မှတ်ပုံတင်မှုများကို အစီအစဉ်ဆွဲရန် System Console ကို အသုံးပြုနိုင်ပါသည်။

System Console ပေါ်လာပြီး ဟာ့ဒ်ဝဲဒီဇိုင်းဟောင်းကို စမ်းသပ်ရန် ဤအဆင့်များကို လိုက်နာပါ။ample-

• CRC32၊ CRC24 နှင့် checker အတွက် အမှားအယွင်းမရှိပါ။
• ပေးပို့ထားသော SOP များနှင့် EOP များသည် လက်ခံရရှိထားသော SOP နှင့် EOP များနှင့် ကိုက်ညီသင့်ပါသည်။

အောက်ပါ sample output သည် Interlaken မုဒ်တွင် အောင်မြင်သော စမ်းသပ်မှုတစ်ခုကို သရုပ်ဖော်သည်။

အောက်ပါ sample output သည် Interlaken Lookaside မုဒ်တွင် အောင်မြင်သော စမ်းသပ်လည်ပတ်မှုကို သရုပ်ဖော်သည်-

 

2. ဒီဇိုင်းထွample ဖော်ပြချက်

ဒီဇိုင်းဟောင်းample Interlaken IP core ၏ လုပ်ဆောင်ချက်များကို သရုပ်ပြသည်။

2.1. ဒီဇိုင်းထွampအစိတ်အပိုင်းများ
ရည်းစားဟောင်းample ဒီဇိုင်းသည် စနစ်နှင့် PLL ရည်ညွှန်းနာရီများနှင့် လိုအပ်သော ဒီဇိုင်းအစိတ်အပိုင်းများကို ချိတ်ဆက်ပေးသည်။ ရည်းစားဟောင်းample ဒီဇိုင်းသည် internal loopback mode တွင် IP core ကို configure ပြီး IP core TX အသုံးပြုသူဒေတာလွှဲပြောင်းမှုအင်တာဖေ့စ်တွင် packets များကိုထုတ်ပေးသည်။ IP core သည် transceiver မှတဆင့် အတွင်းပိုင်း loopback လမ်းကြောင်းပေါ်တွင် ဤ packet များကို ပေးပို့သည်။

IP core လက်ခံသူသည် loopback လမ်းကြောင်းပေါ်ရှိ packet များကိုလက်ခံရရှိပြီးနောက်၊ ၎င်းသည် Interlaken packets များကိုလုပ်ဆောင်ပြီး RX အသုံးပြုသူဒေတာလွှဲပြောင်းခြင်းအင်တာဖေ့စ်တွင် ၎င်းတို့ကို ပို့လွှတ်သည်။ ရည်းစားဟောင်းample ဒီဇိုင်းသည် packet များကို လက်ခံရရှိပြီး transmission ကိုက်ညီမှုရှိမရှိ စစ်ဆေးပါသည်။

F-Tile Interlaken Intel FPGA IP ဒီဇိုင်းဟောင်းample တွင် အောက်ပါ အစိတ်အပိုင်းများ ပါဝင်သည်။

1. F-Tile Interlaken Intel FPGA IP core
2. Packet Generator နှင့် Packet Checker
3. F-Tile ရည်ညွှန်းချက်စနစ် PLL နာရီများသည် Intel FPGA IP core ဖြစ်သည်။

2.2. ဒီဇိုင်းထွample Flow
F-Tile Interlaken Intel FPGA IP ဟာ့ဒ်ဝဲ ဒီဇိုင်းဟောင်းampအောက်ပါအဆင့်များကို ပြီးအောင်လုပ်ပါ။

1. F-tile Interlaken Intel FPGA IP နှင့် F-Tile ကို ပြန်လည်သတ်မှတ်ပါ။
2. Interlaken IP (စနစ်ပြန်လည်သတ်မှတ်ခြင်း) နှင့် F-tile TX (tile_tx_rst_n) တွင် ပြန်လည်သတ်မှတ်ခြင်းကို ထုတ်ဝေပါ။
3. Internal loopback မုဒ်တွင် F-tile Interlaken Intel FPGA IP ကို ​​စီစဉ်သတ်မှတ်ပေးသည်။
4. F-tile RX (tile_rx_rst_n) ၏ ပြန်လည်သတ်မှတ်မှုကို လွှတ်ပေးပါ။
5. ပေးဆောင်မှုတွင် ကြိုတင်သတ်မှတ်ထားသောဒေတာပါရှိသော Interlaken ပက်ကေ့ခ်ျတစ်ခုအား IP core ၏ TX အသုံးပြုသူဒေတာလွှဲပြောင်းမှုအင်တာဖေ့စ်ထံ ပေးပို့သည်။
6. လက်ခံရရှိထားသော အထုပ်များကို စစ်ဆေးပြီး အခြေအနေကို သတင်းပို့ပါ။ ဟာ့ဒ်ဝဲဒီဇိုင်း ex တွင်ပါရှိသော packet checkerample သည် အောက်ပါအခြေခံ packet စစ်ဆေးခြင်းစွမ်းရည်များကို ပံ့ပိုးပေးသည်-
   • ပို့လွှတ်သော ပက်ကတ်အစီအစဥ်သည် မှန်ကန်ကြောင်း စစ်ဆေးပါ။
   • ဒေတာပေးပို့ခြင်းနှင့် လက်ခံရရှိချိန်တွင် ပက်ကတ်၏အစ (SOP) နှင့် ပက်ကက်၏အဆုံး (EOP) ရေတွက်နှစ်ရပ်စလုံးသည် ကိုက်ညီမှုရှိမရှိသေချာစေခြင်းဖြင့် ရရှိလာသောဒေတာသည် မျှော်လင့်ထားသည့်တန်ဖိုးများနှင့် ကိုက်ညီမှုရှိမရှိ စစ်ဆေးပါ။

*အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

၂.၃။ အင်တာဖေ့စ်အချက်ပြမှုများ
Table 6. Design Example Interface အချက်ပြမှုများ

၂.၄။ မြေပုံကို စာရင်းသွင်းပါ။

မှတ်ချက် -

• ဒီဇိုင်းထွample register လိပ်စာသည် 0x20** ဖြင့် စတင်မည်ဖြစ်ပြီး Interlaken IP core မှတ်ပုံတင်လိပ်စာသည် 0x10** ဖြင့် စတင်သည်။
• F-tile PHY မှတ်ပုံတင်လိပ်စာသည် 0x30** ဖြင့် စတင်မည်ဖြစ်ပြီး F-tile FEC မှတ်ပုံတင်လိပ်စာသည် 0x40** ဖြင့် စတင်သည်။ FEC မှတ်ပုံတင်ခြင်းကို PAM4 မုဒ်တွင်သာ ရနိုင်သည်။
• ဝင်သုံးကုဒ်- RO—ဖတ်ရန်သာ၊ နှင့် RW—ဖတ်/ရေး။
• စနစ်ကွန်ဆိုးသည် ဒီဇိုင်းဟောင်းကို ဖတ်သည်။ampမျက်နှာပြင်ပေါ်တွင် မှတ်ပုံတင်ပြီး စမ်းသပ်မှုအခြေအနေကို အစီရင်ခံသည်။

Table 7. Design Example မြေပုံကို မှတ်ပုံတင်ပါ။

Table 8. Design Example Interlaken Look-aside Design Ex အတွက် မြေပုံကို မှတ်ပုံတင်ပါ။ample
ဒီဇိုင်းဟောင်းကို ထုတ်လုပ်သည့်အခါ ဤမှတ်ပုံတင်မြေပုံကို အသုံးပြုပါ။ample Interlaken Look-aside Mode ပါရာမီတာကို ဖွင့်ထားခြင်းဖြင့် ဖွင့်ထားသည်။

2.5. ပြန်လည်သတ်မှတ်ပါ။
F-Tile Interlaken Intel FPGA IP core တွင်၊ သင်သည် ပြန်လည်သတ်မှတ်ခြင်း (reset_n=0) ကို စတင်ပြီး IP core မှ ပြန်လည်သတ်မှတ်ခြင်း အသိအမှတ်ပြုခြင်း (reset_ack_n=0) ပြန်မလာမချင်း ဖိထားပါ။ ပြန်လည်သတ်မှတ်ခြင်းကို ဖယ်ရှားပြီးနောက် (reset_n=1)၊ ပြန်လည်သတ်မှတ်မှု အသိအမှတ်ပြုမှုသည် ၎င်း၏ကနဦးအခြေအနေ (reset_ack_n=1) သို့ ပြန်သွားပါသည်။ ဒီဇိုင်းထဲမှာ example၊ rst_ack_sticky မှတ်ပုံတင်တစ်ခုသည် ပြန်လည်သတ်မှတ်ခြင်းကို အသိအမှတ်ပြုသည့် အထောက်အထားကို ကိုင်ဆောင်ထားပြီး ပြန်လည်သတ်မှတ်ခြင်းအား ဖယ်ရှားခြင်းအား အစပျိုးပေးသည် (reset_n=1)။ သင့်ဒီဇိုင်းလိုအပ်ချက်များနှင့် ကိုက်ညီမည့် အခြားနည်းလမ်းများကို အသုံးပြုနိုင်သည်။

အရေးကြီးသည်- အတွင်းပိုင်း အမှတ်စဉ် လှည့်ပတ်မှု လိုအပ်သည့် မည်သည့် အခြေအနေတွင်မဆို၊ သင်သည် F-tile ၏ TX နှင့် RX ကို သီးခြားစီ ခွဲထုတ်ရပါမည်။ နောက်ထပ်အချက်အလက်များအတွက် စနစ်ကွန်ဆိုးလ်ဇာတ်ညွှန်းကို ကိုးကားပါ။

ပုံ 7။ NRZ မုဒ်တွင် Sequence ကို ပြန်လည်သတ်မှတ်ပါ။

ပုံ 8။ PAM4 မုဒ်တွင် Sequence ကို ပြန်လည်သတ်မှတ်ပါ။

 

3. F-Tile Interlaken Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန် မော်ကွန်း

IP core ဗားရှင်းကို မဖော်ပြထားပါက၊ ယခင် IP core ဗားရှင်းအတွက် အသုံးပြုသူလမ်းညွှန်ကို အကျုံးဝင်ပါသည်။

 

4. F-Tile Interlaken Intel FPGA IP Design Ex အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှု မှတ်တမ်းample အသုံးပြုသူလမ်းညွှန်

 

Intel ကော်ပိုရေးရှင်း။ မူပိုင်ခွင့်ကိုလက်ဝယ်ထားသည်။ Intel၊ Intel လိုဂိုနှင့် အခြားသော Intel အမှတ်အသားများသည် Intel ကော်ပိုရေးရှင်း သို့မဟုတ် ၎င်း၏လုပ်ငန်းခွဲများ၏ အမှတ်တံဆိပ်များဖြစ်သည်။ Intel သည် ၎င်း၏ FPGA နှင့် semiconductor ထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို လက်ရှိအချိန်အထိ အာမခံပါသည်။
Intel ၏ စံအာမခံချက်နှင့်အညီ သတ်မှတ်ချက်များ၊ သို့သော် အသိပေးခြင်းမရှိဘဲ မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ရှိသည်။ Intel မှ စာဖြင့် အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသည့် အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Intel သုံးစွဲသူများသည် ထုတ်ပြန်ထားသော အချက်အလက်များအပေါ် အားကိုးပြီး ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။

 

ဤလက်စွဲစာအုပ်အကြောင်း ပိုမိုဖတ်ရှုပြီး PDF ကို ဒေါင်းလုဒ်လုပ်ပါ-

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

intel F-Tile Interlaken FPGA IPDesign Example [pdf] အသုံးပြုသူလမ်းညွှန် F-Tile Interlaken FPGA IPDesign Example

ကိုးကား

• အသုံးပြုသူလက်စွဲ