Cortex-M0 Plus မိုက်ခရိုကွန်ထရိုလာများ
မင်္ဂလာပါ၊ STM0U32 မိုက်ခရိုကွန်ထရိုလာမိသားစု၏ ထုတ်ကုန်အားလုံးတွင် ထည့်သွင်းထားသည့် ARM® Cortex®-M0+ core ၏ ဤတင်ပြချက်ကို ကြိုဆိုပါသည်။
Cortex-M0+ ပရိုဆက်ဆာ ပြီးပါပြီ။view
- ARMv6-M ဗိသုကာ
- Von Neuman ဗိသုကာလက်ရာ၊ 2-stage ပိုက်လိုင်း
- တစ်ခုတည်းသောကိစ္စဗိသုကာ
- 1-cycle တွင် မြှောက်ပါ။
- Memory Protection Unit (MPU)
- တစ်စက်မှ I/O ပေါက်
| ပါဝါအလွန်နိမ့်သောဒီဇိုင်း အလွန်ကျစ်လစ်သောကုဒ် | |
| စွမ်းအင်သုံးစွဲမှုနည်းပြီး စွမ်းအင်ထိရောက်မှု မြင့်မားသည်။ | ထိန်းချုပ်မှုညွှန်ကြားချက်များနှင့် ဌာနခွဲနှင့် လင့်ခ်များမှလွဲ၍ ညွှန်ကြားချက်အားလုံးသည် 16 ဘစ်ရှည်သည်။ |
Cortex®-M0+ core သည် 32-bit RISC cores ARM Cortex-M အုပ်စု၏ တစ်စိတ်တစ်ပိုင်းဖြစ်သည်။ ၎င်းသည် ARMv6-M ဗိသုကာကိုအကောင်အထည်ဖော်ပြီး 2-s ပါရှိသည်။tage ပိုက်လိုင်း။
Cortex®-M0+ တွင် ထူးခြားသော AHB-Lite မာစတာပို့တ်ပါရှိသော်လည်း ဒေတာဝင်ရောက်ခွင့်သည် Fast I/O Port လိပ်စာအကွာအဝေးကို ပစ်မှတ်ထားသည့်အခါ တစ်ပြိုင်နက်တည်း ညွှန်ကြားချက်ရယူခြင်းနှင့် ဒေတာဝင်ရောက်ခြင်းကို ပံ့ပိုးပေးပါသည်။
Cortex-M ပရိုဆက်ဆာများနှင့် လိုက်ဖက်မှုရှိသည်။
အပလီကေးရှင်းအားလုံးတွင် ချောမွေ့မှုမရှိသော ဗိသုကာပညာ
STM32U0 မိုက်ခရိုကွန်ထရိုလာများသည် ARM® Cortex®-M0+ core ကို ပေါင်းစပ်၍မရနိုင်သော မီလီဝပ် အချိုးတစ်ခုလျှင် စွမ်းဆောင်ရည်မှ အကျိုးကျေးဇူးရရှိစေပါသည်။
Cortex®-M CPU များအားလုံးတွင် 32-bit ဗိသုကာတစ်ခုရှိသည်။
Cortex®-M3 သည် ARM မှထုတ်လွှတ်သော ပထမဆုံး Cortex®-M CPU ဖြစ်သည်။
ထို့နောက် ARM သည် ၎င်းတို့ကြားတွင် လိုက်ဖက်ညီမှုကို ထိန်းသိမ်းထားစဉ်တွင် စွမ်းဆောင်ရည်မြင့် နှင့် ပါဝါနိမ့်သော ထုတ်ကုန်နှစ်ခုကို ခွဲခြားရန် ဆုံးဖြတ်ခဲ့သည်။
Cortex®-M0+ သည် ပါဝါနိမ့်သော ထုတ်ကုန်လိုင်းမှ ပိုင်ဆိုင်ပါသည်။ ၎င်းကို ပါဝါသုံးစွဲရန် အလွန်အထိခိုက်မခံသော ဘက်ထရီသုံး စက်များအတွက် ဒီဇိုင်းထုတ်ထားသည်။
Core Architecture ပြီးပါပြီ။view
Cortex®-M0+ core သည် 0-s ကြောင့် Cortex®-M2 core ထက် ပိုမိုစွမ်းဆောင်ရည်ကို ပေးစွမ်းသည်။tage ညွှန်ကြားချက် ပိုက်လိုင်း။
ညွှန်ကြားချက်များကို ရယူခြင်းနှင့် လုပ်ဆောင်ခြင်းအတွက် တာဝန်ခံ ပရိုဆက်ဆာ core ဖြင့် CPU ၏ ဖော်ပြချက်ကို စတင်ကြပါစို့။
ARM Cortex-M0+ → 2-stage ပိုက်လိုင်း
V6-M ညွှန်ကြားချက်အများစုသည် 16 ဘစ်ရှည်သည်။ 32-bit ညွှန်ကြားချက် ခြောက်ခုသာ ရှိပြီး အများစုမှာ အသုံးပြုခဲသော ထိန်းချုပ်မှု ညွှန်ကြားချက်များ ဖြစ်သည်။ သို့သော်၊ ပရိုဂရမ်ခွဲတစ်ခုအား ခေါ်ရန်အသုံးပြုသည့် ဌာနခွဲနှင့် လင့်ခ်ညွှန်ကြားချက်သည် ဤညွှန်ကြားချက်နှင့် လုပ်ဆောင်ရမည့် နောက်ထပ်ညွှန်ကြားချက်ကို ညွှန်ပြသည့် အညွှန်းကြားတွင် ကြီးမားသော offset တစ်ခုကို ပံ့ပိုးရန်အတွက် 32 bits ရှည်သည်။
အကောင်းဆုံးကတော့ 32-bit access တစ်ခုက 16-bit လမ်းညွှန်ချက်နှစ်ခုကို တင်ပေးပြီး ညွှန်ကြားချက်တစ်ခုအတွက် ရယူမှုနည်းပါတယ်။
နာရီ နံပါတ် 2 တွင်၊ ညွှန်ကြားချက်ကို ရယူခြင်း မရှိပါ။ ညွှန်ကြားချက် N သည် load/store instruction တွင် ဒေတာဝင်ရောက်ခွင့်ကို လုပ်ဆောင်ရန် AHB Lite ပေါက်ကို ရနိုင်သည်။
ဌာနခွဲစွမ်းဆောင်ရည်
Cortex®-M0+ core
• အများဆုံး 16-bit အကိုင်းအခက်အရိပ် ညွှန်ကြားချက်နှစ်ခု
ပေးထားသည့် ဌာနခွဲတစ်ခုတွင်၊ ကြိုတင်ရယူထားသော ညွှန်ကြားချက်များ နည်းပါးသွားသည် (2-s ကို ကျေးဇူးတင်ပါသည်။tage ပိုက်လိုင်း)။
နာရီနံပါတ် 1 တွင်၊ ပရိုဆက်ဆာသည် Inst0 နှင့် ခြွင်းချက်မရှိ အကိုင်းအခက်ညွှန်ကြားချက်ကို ရယူသည်။
နာရီနံပါတ် 2 တွင်၊ ၎င်းသည် Instr0 ကိုလုပ်ဆောင်သည်။
နာရီနံပါတ် 3 တွင်၊ ဌာနခွဲအရိပ်ညွှန်ကြားချက်များဟုခေါ်သော နောက်ဆက်တွဲညွှန်ကြားချက်နှစ်ခုကို Inst1 နှင့် Inst2 တို့ကိုရယူနေစဉ် ၎င်းသည် ဌာနခွဲညွှန်ကြားချက်ကို လုပ်ဆောင်သည်။
နာရီနံပါတ် 4 တွင်၊ ပရိုဆက်ဆာသည် Inst1 နှင့် Inst2 ကိုဖယ်ထုတ်ပြီး InstrN နှင့် InstN+1 ကိုရယူသည်။
Cortex-M0၊ M3 နှင့် M4 သည် 3-s ကိုအကောင်အထည်ဖော်သည်။tage ပိုက်လိုင်း- ထုတ်ယူမှု၊ ကုဒ်နှင့် အကောင်အထည်ဖော်မှု။ ဌာနခွဲအရိပ်ညွှန်ကြားချက်အရေအတွက်သည် ပိုကြီးသည်- 16-bit ညွှန်ကြားချက်လေးခုအထိ။
Core Architecture ပြီးပါပြီ။view
Cortex®-M0+ တွင် ထည့်သွင်းထားသော ကက်ရှ် သို့မဟုတ် အတွင်းပိုင်း RAM မရှိပါ။ အကျိုးဆက်အနေဖြင့် မည်သည့်ညွှန်ကြားချက်ကို ရယူခြင်းမဆို AHB-Lite အင်တာဖေ့စ်သို့ ပဲ့ကိုင်ထားပြီး မည်သည့်ဒေတာဝင်ရောက်ခွင့်ကို AHB-Lite အင်တာဖေ့စ် သို့မဟုတ် Single-cycle I/O ပို့တ်သို့ ပဲ့ကိုင်ထားသည်။
STM32U0 သည် embedded flash controller တွင်ရှိသော CPU ၏အပြင်ဘက်တွင်ရှိသော SoC-level instruction cache ကိုအကောင်အထည်ဖော်သည်ကို သတိပြုပါ။
AHB-Lite မာစတာပို့တ်သည် ဘတ်စ်မက်ထရစ်နှင့် ချိတ်ဆက်ထားပြီး CPU သည် မှတ်ဉာဏ်များနှင့် အရံပစ္စည်းများကို ဝင်ရောက်ကြည့်ရှုနိုင်စေပါသည်။ ငွေပေးငွေယူများကို AHB-Lite တွင် သွယ်တန်းထားသောကြောင့်၊ အကောင်းဆုံး ဖြတ်တောက်မှုသည် အနည်းဆုံး 32-clock latency ဖြင့် နာရီတစ်ခုလျှင် ဒေတာ သို့မဟုတ် ညွှန်ကြားချက် 2 bits ဖြစ်သည်။
Cortex®-M0+ တွင် CPU သည် 1-clock latency ဖြင့် ဒေတာများကို ဝင်ရောက်ကြည့်ရှုနိုင်စေမည့် Single-cycle I/O Port ပါရှိပါသည်။ ပြင်ပကုဒ်သုံးခြင်းဆိုင်ရာ လော့ဂျစ်တစ်ခုသည် ဒေတာဝင်ရောက်ခွင့်ကို ဤဆိပ်ကမ်းသို့ ပဲ့ကိုင်ထားသည့် လိပ်စာအကွာအဝေးကို ဆုံးဖြတ်သည်။
STM32U0 တွင်၊ Single-cycle I/O Port ကို GPIO port မှတ်ပုံတင်မှုများကို ဝင်ရောက်ကြည့်ရှုရန် အသုံးမပြုပါ။ GPIO အပေါက်များကို DMA မှဝင်ရောက်ခွင့်ပြုမည့်အစား AHB သို့ မြေပုံပြုလုပ်ထားသည်။
မှတ်ဉာဏ်ကာကွယ်ရေးယူနစ်
- MPU ရည်ညွှန်းချက် ဆက်တင်များက ဝင်ရောက်ခွင့်များကို သတ်မှတ်သည်။
- လွတ်လပ်သောမှတ်ဉာဏ်ဒေသ 8 ခု
- ကုဒ်ကို လုပ်ဆောင်နိုင်ပါသလား။
- အချက်အလက်ရေးနိုင်သလား။
- အခွင့်ထူးခံမုဒ်ကို အသုံးပြုခွင့်ရှိပါသလား။
STM32U0 မိုက်ခရိုကွန်ထရိုးရှိ MPU သည် လွတ်လပ်သော ပြင်ဆင်သတ်မှတ်နိုင်သော အရည်အချင်းများဖြင့် သီးခြားလွတ်လပ်သော မမ်မိုရီဒေသ ရှစ်ခုအတွက် ပံ့ပိုးမှုပေးသည်-
- ဝင်ရောက်ခွင့်ပြုချက်- အခွင့်ထူးခံ/အခွင့်ထူးခံမုဒ်တွင် ဖတ်/ရေး/မဖတ်၊
- ကွပ်မျက်ခြင်းခွင့်ပြုချက်- ညွှန်ကြားချက်ရယူခြင်းအတွက် တားမြစ်ထားသော ဒေသ သို့မဟုတ် ဒေသ။
ကိုးကား
- အသေးစိတ်အချက်အလက်များအတွက်၊ အောက်ပါစာရွက်စာတမ်းများကို ဖတ်ရှုပါ-
- STM32G0 Series Cortex®-M0+ ပရိုဆက်ဆာ ပရိုဂရမ်ရေးဆွဲခြင်းလက်စွဲ (PM0223)
- STM32 MCUs (AN4838) ရှိ မမ်မိုရီကာကွယ်ရေးယူနစ် (MPU) ကို စီမံခန့်ခွဲခြင်း
- လက်ပိုက် webအောက်ပါလင့်ခ်တွင်ဆိုက်၊
- http://www.arm.com/products/processors/cortex-m/cortex-m0+-processor.php
နောက်ထပ်အသေးစိတ်အချက်အလက်များအတွက်၊ ဤလျှောက်လွှာမှတ်စုများနှင့် Cortex®-M0+ ပရိုဂရမ်းမင်းလက်စွဲတွင်ရရှိနိုင်သော ဤလျှောက်လွှာများကို ဖတ်ရှုပါ။ www.st.com website.
ARM ကိုလည်း သွားရောက်ကြည့်ရှုပါ။ webCortex®-M0+ core နှင့် ပတ်သက်သော နောက်ထပ်အချက်အလက်များကို သင်ရှာတွေ့မည့်နေရာ။
ကျေးဇူးတင်ပါသည်
© STMicroelectronics - အခွင့်အရေးအားလုံး လက်ဝယ်ရှိသည်။
ST လိုဂိုသည် STMicroelectronics International NV သို့မဟုတ် EU နှင့်/သို့မဟုတ် အခြားနိုင်ငံများတွင် ၎င်း၏လုပ်ငန်းခွဲများ ၏ ကုန်အမှတ်တံဆိပ် သို့မဟုတ် မှတ်ပုံတင်ထားသော ကုန်အမှတ်တံဆိပ်တစ်ခုဖြစ်သည်။
ST အမှတ်တံဆိပ်များအကြောင်း နောက်ထပ်အချက်အလက်များအတွက် ကျေးဇူးပြု၍ ဖတ်ရှုပါ။ www.st.com/trademarks
အခြားထုတ်ကုန် (သို့) ၀ န်ဆောင်မှုအမည်များသည်၎င်းတို့ပိုင်ရှင်များ၏ပိုင်ဆိုင်မှုများဖြစ်သည်။
စာရွက်စာတမ်းများ / အရင်းအမြစ်များ
 |
ST Cortex-M0 Plus မိုက်ခရိုကွန်ထရိုလာများ [pdf] ညွှန်ကြားချက်လက်စွဲ Cortex-M0၊ Cortex-M23၊ Cortex-M33-M35P၊ Cortex-M55၊ Cortex-M85၊ Cortex-M0 Plus Microcontrollers၊ Cortex-M0 Plus၊ Microcontrollers |