Intel E-Series 5 GTS Transceiver

သတ်မှတ်ချက်များ

• ထုတ်ကုန်အမည်- GTS Transceiver Dual Simplex Interfaces
• မော်ဒယ်နံပါတ်: 825853
• ထုတ်ဝေသည့်ရက်စွဲ- 2025.01.24

ထုတ်ကုန်အချက်အလက်

Agilex 5 FPGAs ရှိ GTS transceivers များသည် အမျိုးမျိုးသော simplex protocol အကောင်အထည်ဖော်မှုများကို ပံ့ပိုးပေးသည်။ ရိုးရှင်းသောမုဒ်တွင်၊ GTS ချန်နယ်သည် တစ်ဖက်သတ်လမ်းကြောင်းအတိုင်းဖြစ်ပြီး အသုံးမပြုသော transmitter သို့မဟုတ် receiver ကိုချန်ထားသည်။ dual simplex မုဒ်ကို အသုံးပြုခြင်းဖြင့်၊ သင်သည် အခြားသော သီးခြားရိုးရှင်းသော ပရိုတိုကောကို အကောင်အထည်ဖော်ရန် အသုံးမပြုသောချန်နယ်ကို အသုံးပြုနိုင်သည်။

နိဒါန်း

ဤအသုံးပြုသူလမ်းညွှန်သည် Agilex™ 5 GTS transceivers တွင် dual simplex (DS) မုဒ်ကို အကောင်အထည်ဖော်ရန် နည်းလမ်းကို ဖော်ပြသည်။

dual simplex မုဒ်သည် သင်သည် အမှီအခိုကင်းသော transmitter နှင့် အမှီအခိုကင်းသော လက်ခံသူအား တူညီသော transceiver ချန်နယ်တွင် ထားရှိနိုင်သည့် GTS transceiver ၏ လည်ပတ်မုဒ်ကို ရည်ညွှန်းပြီး Agilex 5 FPGAs တွင် transceiver အရင်းအမြစ်အသုံးချမှုကို အမြင့်ဆုံးဖြစ်စေသည်။ အသုံးပြုသူလမ်းညွှန်တွင် ဖော်ပြသည်-

• dual simplex မုဒ်တွင် simplex protocol IP များကို ပံ့ပိုးထားသည်။
• သင်၏ဒီဇိုင်းကိုမစတင်မီ Dual simplex interfaces များအတွက်မည်သို့စီစဉ်မည်နည်း။
• dual simplex ဒီဇိုင်းစီးဆင်းမှုကို ဘယ်လိုအကောင်အထည်ဖော်မလဲ။

Quartus® Prime Pro Edition ဆော့ဖ်ဝဲလ်ဗားရှင်း 24.2 မှစတင်၍ Dual Simplex မုဒ်ကို သင်အကောင်အထည်ဖော်နိုင်သည်။

ဆက်စပ်အချက်အလက်

• GTS Transceiver PHY အသုံးပြုသူလမ်းညွှန်
• GTS SDI II Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS SDI II Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS HDMI Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS HDMI Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS DisplayPort PHY Altera FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204C Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204C Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS JESD204B Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204B Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS Serial Lite IV Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS Serial Lite IV Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• Quartus Prime Pro Edition အသုံးပြုသူလမ်းညွှန်- ဒီဇိုင်းစုစည်းမှု

© Altera ကော်ပိုရေးရှင်း။ Altera၊ Altera လိုဂို၊ 'a' လိုဂိုနှင့် အခြား Altera အမှတ်အသားများသည် Altera Corporation ၏ ကုန်အမှတ်တံဆိပ်များဖြစ်သည်။ Altera နှင့် Intel တို့သည် Altera ၏ သို့မဟုတ် Intel ၏ စံအာမခံချက်နှင့်အညီ ၎င်း၏ FPGA နှင့် semiconductor ထုတ်ကုန်များ၏ စွမ်းဆောင်ရည်ကို အာမခံထားသော်လည်း မည်သည့်ထုတ်ကုန်နှင့် ဝန်ဆောင်မှုများကိုမဆို အချိန်မရွေး အပြောင်းအလဲပြုလုပ်ပိုင်ခွင့်ကို လက်ဝယ်ရှိပါသည်။ Altera သို့မဟုတ် Intel မှ အတိအလင်း ထည့်သွင်းရေးသားရန် သဘောတူထားသည့်အတိုင်း Altera သို့မဟုတ် Intel မှ အတိအလင်း သဘောတူထားသည့်အတိုင်း ဤနေရာတွင် ဖော်ပြထားသော အချက်အလက်၊ ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုကို အသုံးပြုခြင်း သို့မဟုတ် အသုံးပြုခြင်းမှ ဖြစ်ပေါ်လာသော တာဝန် သို့မဟုတ် တာဝန်ခံမှု မရှိဟု ယူဆပါသည်။ Altera နှင့် Intel သုံးစွဲသူများသည် ထုတ်ဝေထားသော အချက်အလက်များကို အားကိုးပြီး ထုတ်ကုန် သို့မဟုတ် ဝန်ဆောင်မှုများအတွက် အမှာစာမတင်မီ နောက်ဆုံးဗားရှင်းကို ရယူရန် အကြံပြုအပ်ပါသည်။

အခြားအမည်များနှင့် အမှတ်တံဆိပ်များကို အခြားသူများ၏ ပိုင်ဆိုင်မှုအဖြစ် တောင်းဆိုနိုင်ပါသည်။

ကျော်view

Agilex 5 FPGAs ရှိ GTS transceivers များသည် အမျိုးမျိုးသော simplex protocol အကောင်အထည်ဖော်မှုများကို ပံ့ပိုးပေးသည်။ ရိုးရိုးရှင်းရှင်းမုဒ်တွင်၊ GTS ချန်နယ်သည် တစ်ဖက်သတ်လမ်းကြောင်းအတိုင်းဖြစ်ပြီး အသုံးမပြုသော ထုတ်လွှင့်မှု သို့မဟုတ် လက်ခံကိရိယာကို ချန်ထားသည်။ dual simplex မုဒ်ကိုအသုံးပြုခြင်းဖြင့်၊ သင်သည် အောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း အခြားသော သီးခြားရိုးရှင်းသော ပရိုတိုကောကိုအကောင်အထည်ဖော်ရန် အသုံးမပြုသော transmitter သို့မဟုတ် receiver channel ကို အသုံးပြုနိုင်သည်။

dual simplex (DS) မုဒ်သည် အောက်ပါ simplex protocol IPs(1) ပေါင်းစပ်မှုကို ပံ့ပိုးပေးပါသည်။

ဇယား 1. Dual Simplex မုဒ်အတွက် ပံ့ပိုးထားသော ပရိုတိုကော IP ပေါင်းစပ်မှုများ

လက်ခံသူ IP	Transmitter IP
	SDI	HDMI	DisplayPort	SerialLite IV	JESD204C	JESD204B
SDI	ဟုတ်ကဲ့	ဟုတ်ကဲ့	ဟုတ်ကဲ့	မရှိ	မရှိ	မရှိ
HDMI	ဟုတ်ကဲ့	ဟုတ်ကဲ့	ဟုတ်ကဲ့	မရှိ	မရှိ	မရှိ
DisplayPort	ဟုတ်ကဲ့	ဟုတ်ကဲ့	ဟုတ်ကဲ့	မရှိ	မရှိ	မရှိ
SerialLite IV	မရှိ	မရှိ	မရှိ	ဟုတ်ကဲ့	ဟုတ်တယ် (၂)	ဟုတ်တယ် (၂)
JESD204C	မရှိ	မရှိ	မရှိ	ဟုတ်တယ် (၂)	ဟုတ်ကဲ့	ဟုတ်တယ် (၂)
JESD204B	မရှိ	မရှိ	မရှိ	ဟုတ်တယ် (၂)	ဟုတ်တယ် (၂)	ဟုတ်ကဲ့

ရိုးရိုးရှင်းရှင်း ပရိုတိုကော IP များကို အခြေခံ၍ DS IP ကို ​​ဖန်တီးကာ အောက်ပါပုံတွင်ဖော်ပြထားသည့်အတိုင်း RTL ဒီဇိုင်းအတွက် DS IP ကို ​​အသုံးပြုခြင်းဖြင့် DS မုဒ်ကို Quartus Prime Pro Edition ဆော့ဖ်ဝဲတွင် အကောင်အထည်ဖော်နိုင်ပါသည်။ ထုတ်လုပ်လိုက်သော DS IP တွင် သင် DS မုဒ်တွင် တွဲချိတ်ပြီး သင့်ဒီဇိုင်းတွင် အသုံးပြုလိုသော တစ်ဦးချင်းစီရိုးရှင်းသော IP များပါဝင်သည်။

1. DS မုဒ်ကို သတ်မှတ်ထားသော simplex ပရိုတိုကောများအတွက်သာ ပံ့ပိုးထားပြီး GTS PMA/FEC Direct PHY Intel FPGA IP ပါသော စိတ်ကြိုက် TX/RX မုဒ်များအတွက် မဟုတ်ဘဲ (PMA ဖွဲ့စည်းမှုစည်းမျဉ်းဘောင်ကို SDI သို့မဟုတ် HDMI သို့ သတ်မှတ်သည့်အခါမှလွဲ၍)။
2. DS မုဒ်တွင် ဤပေါင်းစပ်မှုသည် Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်၏ လက်ရှိထွက်ရှိနေသည့် ဆော့ဖ်ဝဲလ်တွင် ပံ့ပိုးမထားပါ။

1. DS စီးဆင်းမှုတွင် သင်အသုံးပြုသည့် simplex protocol IP များအတွက် ပြုပြင်မွမ်းမံခြင်း သို့မဟုတ် ဗားရှင်းမွမ်းမံမှုတိုင်းသည် DS IP ကို ​​ပြန်လည်ထုတ်ပေးရန် လိုအပ်သည်။
2. DS မုဒ် မလိုအပ်ပါက၊ ဤအဆင့်သည် အကျုံးဝင်မည်မဟုတ်ပါ။
3. DS မုဒ် မလိုအပ်ပါက၊ သင့်ဒီဇိုင်းတွင် simplex IP ကို ​​တိုက်ရိုက်ချိတ်ဆက်ပါ။
4. ခွဲခြမ်းစိတ်ဖြာခြင်းနှင့် အသေးစိတ်လုပ်ဆောင်ပြီးနောက် DS IP ကို ​​သင်တုပနိုင်သည်။

Dual Simplex Interface များကို နားလည်ခြင်းနှင့် စီစဉ်ခြင်း။

သင်၏ DS မုဒ်ကို အကောင်အထည်ဖော်ခြင်းနှင့်အတူ မစတင်မီ၊ တူညီသော transceiver ချန်နယ်တွင် သင်ထားလိုသော simplex IPs (transmitter နှင့် receiver) ကို ဆုံးဖြတ်ပြီး စီစဉ်ပါ။ သင့်ဒီဇိုင်းရှိ simplex IP များကို တူညီသော transceiver ချန်နယ်တွင် ထားရှိရန်မလိုအပ်ပါက၊ ဤစာတမ်းတွင်ဖော်ပြထားသော DS မုဒ်စီးဆင်းမှုသည် အကျုံးဝင်မည်မဟုတ်သည့်အပြင် သင်သည် သင်၏ RTL ဒီဇိုင်းသို့ တိုက်ရိုက်ပေါင်းစပ်နိုင်မည်ဖြစ်သည်။

DS မုဒ်ကို ပံ့ပိုးပေးနိုင်သော ပရိုတိုကော IP များအုပ်စုနှစ်စုရှိသည်။

• SDI၊ HDMI နှင့် DisplayPort
• SerialLite IV၊ JESD204C နှင့် JESD204B
  • DS မုဒ်အတွက် ပံ့ပိုးပေးထားသော ပရိုတိုကော IP များကို ဆုံးဖြတ်သည့်အခါ၊ အသုံးပြုထားသော ချန်နယ်များတစ်လျှောက်တွင် သင်၏ simplex IP များကို မည်ကဲ့သို့ တွဲချိတ်ထားပုံ (ထုတ်လွှင့်သူနှင့် လက်ခံသူအား ချန်နယ်တစ်ခုတည်းတွင်) စီမံပါ။ ဤအချိန်တွင်၊ အစီအစဉ်ဆွဲခြင်းသည် DS IP မျိုးဆက်အတွက် နောက်ပိုင်းတွင် သင်အသုံးပြုနိုင်သည့် DS Group ကို တည်ထောင်ရန် ယုတ္တိကျသော ချန်နယ်နေရာချထားမှုအပေါ် အခြေခံထားသည်။ IP မျိုးဆက် s ပြီးနောက် Physical Pin နေရာချထားမှုတာဝန်ကို သင်လုပ်ဆောင်နိုင်သည်။tage.
  • အောက်ပါ exampDS Group တစ်ခုတည်ထောင်ရန် DS မုဒ်တွင် simplex IP များတွဲချိတ်ခြင်းအတွက် မည်သို့စီစဉ်ရမည်ကို သရုပ်ဖော်သည်။ DS Group သည် DS မုဒ်တွင် အနည်းဆုံးချန်နယ်တစ်ခုပါရှိသော simplex IP အစုတစ်ခုအဖြစ် သတ်မှတ်သည်။

Example 1- SDI လက်ခံကိရိယာတစ်ခုနှင့် တွဲထားသော SDI Transmitter တစ်ခု
ဒီ exampအောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း DS အုပ်စုဖွဲ့ရန် SDI အသံလွှင့်စက်တစ်ခုသည် SDI လက်ခံကိရိယာတစ်ခုနှင့် တွဲထားသည်။

Example 2- HDMI transmitter တစ်ခုသည် HDMI receiver တစ်ခုနှင့် တွဲထားသည်။
ဒီ exampအောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း DS အုပ်စုဖွဲ့ရန် HDMI အသံလွှင့်စက်တစ်ခုသည် HDMI လက်ခံကိရိယာတစ်ခုနှင့် တွဲထားသည်။ HDMI လက်ခံသူကို ချန်နယ် 0-2 သို့မဟုတ် ချန်နယ် 1-3 တွင် သင်ထားနိုင်သည်။

Example 3- HDMI Transmitter တစ်ခုသည် SDI လက်ခံကိရိယာနှစ်ခုနှင့် SDI Transmitter တစ်ခုနှင့် တွဲထားသည်။
ဒီ exampထို့ကြောင့်၊ အောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း တွဲမထားသော SDI transmitter တစ်ခုနှင့်အတူ DS အုပ်စုဖွဲ့ရန်အတွက် HDMI ထုတ်လွှတ်မှုတစ်ခုသည် SDI လက်ခံကိရိယာနှစ်ခုနှင့် တွဲထားသည်။ HDMI transmitter ချန်နယ်များနှင့် တွဲပေးထားသည့် SDI လက်ခံကိရိယာနှစ်ခုကို မတူညီသောနေရာများတွင် ယုတ္တိရှိရှိ ထားနိုင်သည်။ SDI transmitter သည် အခြားသော simplex IP နှင့် တွဲမထားသောကြောင့်၊ ၎င်းသည် DS အုပ်စု၏ အစိတ်အပိုင်းမဟုတ်ပါ (DS group တွင် ၎င်းကို သင်ထည့်သွင်း၍မရပါ) နှင့် DS flow မလိုအပ်ပါ။

DS မုဒ်အတွက် သင်၏ simplex IP တွဲချိတ်ခြင်းကို စီစဉ်သောအခါ၊ သင်သည် အောက်ပါတို့ကို ထည့်သွင်းစဉ်းစားရမည်-

• TX bonding နေရာချထားခြင်း။—တွဲချိတ်ခြင်းသည် ယုတ္တိကျသောနေရာချထားမှုအပေါ်အခြေခံသော်လည်း၊ ဘက်စုံထုတ်လွှင့်သည့် IP များသည် ချိတ်ဆက်မှုလိုအပ်ပြီး GTS Transceiver PHY အသုံးပြုသူလမ်းညွှန်၏ ချန်နယ်နေရာချထားခြင်းအတွက် ဖော်ပြထားသည့်အတိုင်း ချန်နယ်နေရာချထားမှုလိုအပ်ချက်များနှင့် ကိုက်ညီရပါမည်။
• TX နှင့် RX အတွက် တူညီသောစနစ် PLL— system PLL clocking mode ကိုအသုံးပြုသည့် DS မုဒ်တွင်တွဲချိတ်ထားသည့်ရိုးရှင်းသော IP များသည် ထိုချန်နယ်အတွက်တူညီသော System PLL ကိုအသုံးပြုရမည်ဖြစ်သည်။ PMA clocking mode ကိုသုံးသည့် Simplex IP များကို PMA clocking mode ဖြင့် အခြားသော simplex IP နှင့်သာ တွဲလုပ်နိုင်ပါသည်။ ချန်နယ်တစ်ခုအတွင်း PMA နာရီချိန်ခြင်းမုဒ်နှင့် စနစ် PLL မုဒ်ကို တွဲချိတ်ခြင်းကို ပံ့ပိုးမထားပါ။
• TX နှင့် RX အတွက် FEC အသုံးပြုမှု—ချန်နယ်တစ်ခုအတွက် DS မုဒ်တွင် တွဲချိတ်ထားသည့် ရိုးရှင်းသော IP များသည် တူညီသော FEC ဆက်တင်ရှိရမည် (ဖွင့်ထားသည်ဖြစ်စေ အသုံးမပြုသည်ဖြစ်စေ)။ ဟောင်းအတွက်ampအကယ်၍ သင့်တွင် FEC ဖွင့်ထားသည့် GTS SerialLite IV IP TX တစ်ခုရှိပါက၊ FEC ဖွင့်ထားသည့် အခြား GTS SerialLite IV IP RX နှင့်သာ တွဲနိုင်သည်။
• Avalon® မန်မိုရီ-မြေပုံပြုလုပ်ထားသော အင်တာဖေ့စ် အသုံးပြုခွင့်— transmitter နှင့် receiver သည် channel တစ်ခုစီသို့ဝင်ရောက်ရန် Avalon memory-mapped interface တစ်ခုကို မျှဝေသည်။ simplex IP များကို DS မုဒ်တွင် တွဲချိတ်သောအခါ၊ ထုတ်လုပ်လိုက်သော DS IP တွင် Avalon memory-mapped interface arbiter တစ်ခုစီပါဝင်ပြီး transmitter IP Avalon memory-mapped interface နှင့် receiver IP Avalon memory-mapped interfaces များပါဝင်သည်။ ၎င်းသည် DS မုဒ်ကို သင်အသုံးမပြုသည့်အခါနှင့် တူညီသည်။

Dual Simplex Interfaces ကို အကောင်အထည်ဖော်ခြင်း။

ဤအခန်းတွင် ex ကိုအခြေခံ၍ dual simplex အကောင်အထည်ဖော်မှုကို ဖော်ပြသည်။ample 2 ကို နားလည်ခြင်းနှင့် စီစဉ်ခြင်း Dual Simplex Interfaces အခန်းတွင်။ DS အကောင်အထည်ဖော်မှုသည် HDMI ပရိုတိုကော simplex TX နှင့် simplex RX တို့ကို ပေါင်းစပ်ထားသော်လည်း ကွဲပြားသောဖွဲ့စည်းပုံနှုန်းထားများဖြင့် ပေါင်းစပ်ထားသည်။

Simplex IP ကိုထုတ်လုပ်ခြင်း။
IP သီးခြားအသုံးပြုသူလမ်းညွှန်ကို လိုက်နာခြင်းဖြင့် သင်သည် တစ်ဦးချင်းစီ simplex IP တစ်ခုစီကို သီးခြားစီ ဖန်တီးပြီး ထုတ်လုပ်ရပါမည်။

မှတ်ချက် -

• SDI အတွက်၊ သင်သည် GTS SDI II Intel FPGA IP ရှိ SDI_II wrapper ရွေးချယ်မှုအတွက် ရွေးချယ်ထားသော အခြေခံနှင့် PHY ဘောင်နှစ်ခုလုံးဖြင့် simplex IP ကို ​​ဖန်တီးရပါမည်။
• HDMI အတွက်၊ သင်သည် GTS HDMI Intel FPGA IP ရှိ HDMI wrapper ရွေးချယ်မှုအတွက် ရွေးချယ်ထားသော HDMI နှင့် Transceiver ဘောင်ဖြင့် ရိုးရှင်းသော IP ကို ​​ဖန်တီးရပါမည်။
• DisplayPort အတွက်၊ သင်သည် GTS DisplayPort PHY Altera FPGA IP ကို ​​အသုံးပြု၍ simplex IP ကို ​​ဖန်တီးရပါမည်။
• JESD204C အတွက်၊ သင်သည် GTS JESD204C Intel FPGA IP ရှိ JESD204C wrapper ရွေးချယ်မှုအတွက် ရွေးချယ်ထားသော PHY တစ်ခုတည်းသော ဘောင်နှင့် ရိုးရှင်းသော IP ကို ​​ဖန်တီးရပါမည်။
• JESD204B အတွက်၊ သင်သည် GTS JESD204B Intel FPGA IP ရှိ JESD204B wrapper ရွေးချယ်မှုအတွက် ရွေးချယ်ထားသော PHY တစ်ခုတည်းသော ဘောင်နှင့် ရိုးရှင်းသော IP ကို ​​ဖန်တီးရပါမည်။
• Serial Lite IV အတွက်၊ PMA မုဒ်ပါရာမီတာအတွက် Rx သို့မဟုတ် Tx ရွေးချယ်မှုကို ရွေးချယ်ခြင်းဖြင့် ရိုးရှင်းသော IP ကို ​​ဖန်တီးရပါမည်။ RS-FEC အတွက်၊ သင်သည် RS-FEC ကန့်သတ်ဘောင်ကို ဖွင့်ထားရမည်ဖြစ်ပြီး IP တက်ဘ်ရှိ Simplex ပေါင်းစည်းခြင်းအကန့်အောက်ရှိ Simplex ဘောင်အောက်ရှိ အခြား Serial Lite IV Simplex IP တွင် ဖွင့်ထားသည့် RS-FEC ကို ဖွင့်ထားရပါမည်။

HDMI simplex IP ကို ​​ထုတ်လုပ်ရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. GTS HDMI Intel FPGA IP ကို ​​အသုံးပြု၍ သင့်ဒီဇိုင်းအတွက် HDMI နှင့် Transceiver ဘောင်နှင့် အခြားသက်ဆိုင်ရာ ကန့်သတ်ဘောင်များကို ရွေးချယ်ခြင်းဖြင့် HDMI simplex TX IP နှင့် HDMI simplex RX IP ကို ​​ဖန်တီးပါ။
2. IP ကိုဖန်တီးပါ။ fileအောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်၏ Compilation Dashboard ရှိ IP မျိုးဆက်အဆင့်ကို နှိပ်ခြင်းဖြင့် HDMI simplex IP များအတွက် s ကိုနှိပ်ပါ။

IP မျိုးဆက်အောင်မြင်စွာပြီးဆုံးသည်နှင့်၊ IP မျိုးဆက်အဆင့်သည် အောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း ၎င်းဘေးရှိ အမှန်ခြစ်အမှတ်အသားဖြင့် အစိမ်းရောင်ပြောင်းသွားပါသည်။

ဆက်စပ်အချက်အလက်

• GTS HDMI Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS SDI II Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS DisplayPort PHY Altera FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204C Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204C Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS JESD204B Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS JESD204B Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်
• GTS Serial Lite IV Intel FPGA IP အသုံးပြုသူလမ်းညွှန်
• GTS Serial Lite IV Intel FPGA IP ဒီဇိုင်းထွample အသုံးပြုသူလမ်းညွှန်

Dual Simplex Assignment Editor ကို အသုံးပြုခြင်း။
ဘဏ်နှင့် ချန်နယ်အစီအစဉ်များအလိုက် DS အကောင်အထည်ဖော်မှုကို စီစဉ်၍ မြင်သာစေရန် DS Assignment Editor တူးလ်ကို သင်အသုံးပြုနိုင်ပါသည်။ ဤကဏ္ဍသည် ဤအသုံးပြုသူလမ်းညွှန်တွင်ဖော်ပြထားသော DS အကောင်အထည်ဖော်မှုအတွက် DS Assignments Editor တူးလ်ကို အသုံးပြုရန် အဆင့်များကိုသာ အကျုံးဝင်ပါသည်။

မှတ်ချက် -
Quartus Prime Pro Edition အသုံးပြုသူလမ်းညွှန်ရှိ HSSI Dual Simplex IP မျိုးဆက်စီးဆင်းမှုကို ကိုးကားပါ- နောက်ထပ်အသေးစိတ်အချက်အလက်များအတွက် ဒီဇိုင်းစုစည်းမှု။

DS အဖွဲ့များကို သတ်မှတ်ပေးပြီး dual simplex assignments များကို သိမ်းဆည်းရန် DS Assignment Editor ကို အသုံးပြုရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်ရှိ Assignments > Dual Simplex (DS) Assignment Editor ကိုနှိပ်ပါ။ DS Assignment Editor သည် IP List တွင် သင့်ဒီဇိုင်းတွင် ပံ့ပိုးထားသော dual simplex IP အားလုံးကို စာရင်းပြုစုပြီး DS Groups အောက်တွင် ရှိပြီးသား DS assignments များကို ဖွင့်ပေးပါသည်။ ဒီ exampထို့ကြောင့်၊ windows များသည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း ထုတ်လုပ်ထားသော HDMI TX နှင့် HDMI RX IP များကို စာရင်းပြုစုထားသည်။
   မှတ်ချက် - DS Assignment Editor သည် DS ပံ့ပိုးထားသော ရိုးရှင်းသော IP များကိုသာ ပြသသည်။
2. DS Assignment Editor ဝင်းဒိုးတွင်၊ IP List အောက်ရှိ hdmi_rx instance ကို right-click နှိပ်ပြီး အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Create Instance In > New DS Group ကိုနှိပ်ပါ။ ၎င်းသည် DS_GROUP_0 ဟုခေါ်သော DS အုပ်စုအသစ်ကို ဖန်တီးပြီး hdmi_rx စံနမူနာကို DS Groups အကွက်သို့ ပေါင်းထည့်သည်။
3. ထို့နောက်၊ IP စာရင်းအောက်ရှိ hdmi_tx instance ကို right-click နှိပ်ပြီး အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Create Instance In > DS_GROUP_0 ကိုနှိပ်ပါ။ ၎င်းသည် ယခင်အဆင့်တွင် ဖန်တီးထားသော DS Groups pane သို့ hdmi_tx instance ကို ပေါင်းထည့်သည်။
4. DS Assignment Editor ဝင်းဒိုး၏ ညာဘက်အကန့်ရှိ အမြင်အာရုံသည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း DS_GROUP_0 အစီအစဉ်ကို ပြသသည်။ ဘယ်ဘက်အောက်ခြမ်းက DS Groups တွေကို ပြသပြီး hdmi_rx ကို ချက်ခြင်းလုပ်ဆောင်ကြောင်း ပြသပါတယ်။
   hdmi_rx_inst0 နှင့် hdmi_tx ကို hdmi_tx_inst0 အဖြစ် ချက်ချင်းလုပ်ဆောင်သည်။ လိုအပ်ပါက၊ အောက်ပါပုံတွင်ပြထားသည့် အမည်ဆဲလ်များကို နှစ်ချက်နှိပ်ခြင်းဖြင့် သင်သည် DS_GROUP_0၊ hdmi_rx_inst0၊ နှင့် hdmi_tx_inst0 ဖြစ်ရပ်များကို အမည်ပြောင်းနိုင်ပါသည်။ ထို့အပြင်၊ ချန်နယ်ယူနစ်များတွင် နှိုင်းရအော့ဖ်ဆက်ဆက်တင်ကို အပ်ဒိတ်လုပ်ခြင်းဖြင့်၊ သင်သည် instance ၏တည်နေရာကို ပြောင်းလဲနိုင်သည်။ သင်သည် Loopback မုဒ်ကို အမှားရှာပြင်ရန်အတွက် ရနိုင်သော loopback မုဒ်သို့လည်း ရွေးချယ်နိုင်သည်။
5. သင့်ဒီဇိုင်းသည် RX simplex နှင့် TX simplex မုဒ်များကြားတွင် မျှဝေထားသော ထည့်သွင်းနာရီတစ်ခု လိုအပ်ပါက၊ သင်သည် DS_GROUP_0 အကန့်ရှိ instantiated IP တစ်ခုစီကို ရွေးချယ်ပြီး အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း မျှဝေထားသောနာရီကို အမှန်ခြစ်ပေးခြင်းဖြင့် မျှဝေထားသော နာရီဝန်ဆောင်မှုကို ဖွင့်နိုင်ပါသည်။ ထို့နောက် IP Port drop-down menu မှ နာရီပို့တ်ကို သင်ရွေးချယ်နိုင်ပြီး ပေါင်းစည်းထားသော ဆိပ်ကမ်းအကွက်တွင် ဆိပ်ကမ်းအမည်အသစ်တစ်ခု ပေးနိုင်ပါသည်။|
   မှတ်ချက် - ပရိုတိုကော IP ပေါ် မူတည်ပြီး ပေါင်းစည်းရန် အချို့သော နာရီပေါက်များသာ ရနိုင်ပါသည်။ ဤအဆင့်ကိုမလုပ်ဆောင်မီ သင်သည် နာရီအပေါက်များကို ပေါင်းစည်းနိုင်၊ မရှိ စစ်ဆေးပြီး အတည်ပြုရပါမည်။
6. DS assignments များကို သိမ်းဆည်းရန်၊ Save Assignments ကိုနှိပ်ပြီး ပေါ့ပ်အပ်ဝင်းဒိုးတွင် OK ကိုနှိပ်ပါ။
   

DS assignments များကို သင်သိမ်းဆည်းသောအခါ၊ ၎င်းတို့ကို ပရောဂျက် .qsf တွင် အလိုအလျောက် ထည့်သွင်းမည်ဖြစ်သည်။ file အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း။

Dual Simplex IP ကိုထုတ်ပေးခြင်း။
ဤကဏ္ဍသည် DS Assignment Editor တွင် ယခင်က ဖန်တီးထားသည့် dual simplex အုပ်စု (DS_GROUP_0) ကို ထုတ်လုပ်ရန် အဆင့်များကို ဖော်ပြသည်။

dual simplex IP ကို ​​ထုတ်လုပ်ပြီး အစီရင်ခံစာများကို စစ်ဆေးရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်၏ Compilation Dashboard ရှိ HSSI Dual Simplex IP မျိုးဆက်ကို နှိပ်ပါ။ ဆော့ဖ်ဝဲသည် IP မျိုးဆက်အဆင့်ကို ဦးစွာလုပ်ဆောင်ပြီး HSSI Dual Simplex IP မျိုးဆက်အဆင့်ကို လုပ်ဆောင်သည်။
2. အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်မှ DS IP အစီရင်ခံစာများကိုဝင်ရောက်ကြည့်ရှုရန် HSSI Dual Simplex IP မျိုးဆက်အဆင့်ဘေးရှိ Open Compilation Report icon ကိုနှိပ်ပါ။ DS IP ၏ အောင်မြင်သောမျိုးဆက်ကို အမှတ်အသားဖြင့် ညွှန်ပြသည်။
3. Review အသုံးပြုသူ Assignment အစီရင်ခံစာ (DS Assignment Editor အစီရင်ခံစာ) နှင့် Dual Simplex IP အစီရင်ခံစာတွင် Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်သည် အောက်ပါပုံများတွင်ပြထားသည့်အတိုင်း ထုတ်ပေးကြောင်း အစီရင်ခံပါသည်။

Dual Simplex IP ကိုချိတ်ဆက်ခြင်း။

• ဤကဏ္ဍတွင် ယခင်ထုတ်လုပ်ထားသော dual simplex IP ကို ​​သင့်ဒီဇိုင်းနှင့် ချိတ်ဆက်ရန် အဆင့်များကို ဖော်ပြထားပါသည်။
• ဒီဇိုင်းသည် GTS Reset Sequencer Intel FPGA IP နှင့် GTS System PLL Clocks Intel FPGA IP ကို ​​မှန်ကန်စွာလုပ်ဆောင်ရန် လိုအပ်သည်၊ ထို့ကြောင့် IP နှစ်ခုလုံးကို ချက်ချင်းလုပ်ဆောင်ပြီး DS IP သို့ ချိတ်ဆက်ရပါမည်။

dual simplex IP ကိုချိတ်ဆက်ရန်၊ အောက်ပါအဆင့်များကို လိုက်နာပါ-

1. Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်သည် အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Project Navigator pane ရှိ DS IP နှင့် simplex IP များကို ပြသပေးပါသည်။ရန် view DS IP ၏ ထိပ်တန်းအဆင့် မော်ဂျူး၊ DS_GROUP_0.qip ကို ချဲ့ပါ။ file DS_GROUP_0.sv SystemVerilog ကိုနှိပ်ပါ။ file အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း။ Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်သည် DS_GROUP_0.sv SystemVerilog တွင် DS IP ပို့တ်အင်တာဖေ့စ်ကိုထုတ်ပေးသည် file. ထုတ်လုပ်လိုက်တဲ့ DS_GROUP_0.sv file ဆိပ်ကမ်းများအားလုံးကို simplex IPs များအဖြစ် ထိန်းသိမ်းထားပြီး ပြန်လည်သတ်မှတ်ခြင်း အစီအစဉ်နှင့် စနစ် PLL (အသုံးပြုပါက) နှင့် ဆက်စပ်သော port များကို အောက်ပါပုံများတွင် ပြထားသည့်အတိုင်း ပေါင်းစပ်ထားသည်။
2. ထို့နောက်၊ သင်၏ ထိပ်တန်းဒီဇိုင်းတွင် DS IP module ကို ချက်ခြင်းလုပ်ပါ။ file အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း သင့်ဒီဇိုင်းလိုအပ်ချက်အရ လိုအပ်သောချိတ်ဆက်မှုများကို ပြုလုပ်ပါ။

Dual Simplex IP အကောင်အထည်ဖော်မှုကို အတည်ပြုခြင်း။
သင့်ဒီဇိုင်းရှိ ယခင်ချိတ်ဆက်ထားသည့် dual simplex IP ကို ​​ပေါင်းစပ်ပြီး အတည်ပြုရန် အဆင့်များကို ဤကဏ္ဍတွင် ဖော်ပြထားပါသည်။

dual simplex IP ကို ​​ပေါင်းစပ်ပြီး အတည်ပြုရန်၊ ဤအဆင့်များကို လိုက်နာပါ-

1. Quartus Prime Pro Edition ဆော့ဖ်ဝဲ Compilation Dashboard တွင် ခွဲခြမ်းစိတ်ဖြာခြင်းနှင့် ပေါင်းစပ်ခြင်း အဆင့်ကို လုပ်ဆောင်ခြင်းဖြင့် ဒီဇိုင်းကို ပေါင်းစပ်ပါ။ အောင်မြင်သော ခွဲခြမ်းစိတ်ဖြာခြင်းနှင့် ပေါင်းစပ်ပေါင်းစပ်ပြီးနောက် အောက်ပါပုံသည် ဒက်ရှ်ဘုတ်ကို ပြသည်။
2. ခွဲခြမ်းစိတ်ဖြာခြင်း နှင့် ပေါင်းစပ်ခြင်းကို အောင်မြင်စွာ ပြီးမြောက်သောအခါတွင် သင်သည် DS IP ကို ​​သရုပ်ဖော်ပုံဖြင့် အတည်ပြုနိုင်ပါသည်။ အောက်ပါပုံသည် ရည်းစားဟောင်းကို ပြသည်။ampHDMI testbench ဖြင့် DS IP ဖြတ်သန်းခြင်း သရုပ်ဖော်ပုံ။
   မှတ်ချက် - ခွဲခြမ်းစိတ်ဖြာခြင်းနှင့် သရုပ်ခွဲပြီးနောက် DS IP ကို ​​သင်တုပနိုင်သည်။tage ပြီးပါပြီ။
3. ဒီဇိုင်းအတွက် pin နေရာချထားပါ။ Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်တွင်၊ Pin Planner tool ကိုဖွင့်ရန် Assignments > Pin Planner ကိုနှိပ်ပါ။ Simplex TX နှင့် simplex RX pins များကို တူညီသော ရုပ်ပိုင်းဆိုင်ရာချန်နယ်သို့ ပေါင်းစပ်ရန် RX နှင့် TX ပင်များကို ဘဏ်တစ်ခုတည်းတွင် သတ်မှတ်ပါ (ဥပမာ၊ample Bank 4C) အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း။
4. အောက်ဖော်ပြပါပုံတွင်ပြထားသည့်အတိုင်း DS ဒီဇိုင်းအကောင်အထည်ဖော်မှု၏ အပြည့်အစုံစုစည်းမှုကို လုပ်ဆောင်ပါ။
5. စုစည်းမှု အောင်မြင်စွာပြီးသည်နှင့်၊ အောက်ပါပုံတွင်ပြထားသည့်အတိုင်း Quartus Prime Pro Edition ဆော့ဖ်ဝဲ Compilation Dashboard ရှိ Fitter > Plan > Open Compilation Report အဆင့်ကို နှိပ်ခြင်းဖြင့် ဒီဇိုင်း၏ pin နေရာချထားမှုကို စစ်ဆေးနိုင်ပါသည်။

ထို့နောက် Quartus Prime Pro Edition ဆော့ဖ်ဝဲလ်သည် Pin Planner ဆက်တင်များနှင့်အညီ simplex TX နှင့် simplex RX ပင်များကို ထားရှိကြောင်း အတည်ပြုနိုင်ပြီး အောက်ပါပုံများတွင်ပြထားသည့်အတိုင်း အစီရင်ခံစာများကို စစ်ဆေးခြင်းဖြင့် ပင်များကို အောင်မြင်စွာပေါင်းစပ်ထားသည်။

GTS Transceiver Dual Simplex Interfaces အသုံးပြုသူလမ်းညွှန်အတွက် စာရွက်စာတမ်း ပြန်လည်ပြင်ဆင်မှုမှတ်တမ်း

စာရွက်စာတမ်းဗားရှင်း	Quartus Prime ဗားရှင်း	အပြောင်းအလဲများ
2025.01.24	24.3.1	အောက်ပါပြောင်းလဲမှုများကို ပြုလုပ်ခဲ့သည်- မိတ်ဆက်အခန်းတွင် Serial Lite IV နှင့် JESD204B အသုံးပြုသူလမ်းညွှန်များသို့ လင့်ခ်များကို ပေါင်းထည့်ထားသည်။ Dual Simplex မုဒ်ဇယားအတွက် ပံ့ပိုးထားသော ပရိုတိုကော IP ပေါင်းစပ်မှုများကို အပ်ဒိတ်လုပ်ထားသည်။view JESD204C ပံ့ပိုးမှုအချက်အလက်ပါရှိသော အခန်း။ DS မုဒ်တွင် FEC ဆက်တင်အကြောင်း အချက်အလက်များဖြင့် နားလည်ခြင်းနှင့် စီစဉ်ခြင်း Dual Simplex Interfaces ကဏ္ဍကို အပ်ဒိတ်လုပ်ခဲ့သည်။ Simplex IP ကဏ္ဍကို GTS JESD204B Intel FPGA IP နှင့် GTS Serial Lite IV Intel FPGA IP ဆက်တင်လိုအပ်ချက်များနှင့် Simplex IP ကဏ္ဍကို ထုတ်လုပ်ခြင်းတွင် မှတ်စုကို အပ်ဒိတ်လုပ်ထားသည်။ RX simplex နှင့် TX simplex မုဒ်များကြားတွင် မျှဝေထားသောနာရီကို အသုံးပြုခြင်းအတွက် Dual Simplex Assignment Editor ကဏ္ဍကို အသုံးပြုခြင်းအား အပ်ဒိတ်လုပ်ထားသည်။ Dual Simplex IP ကဏ္ဍကို ချိတ်ဆက်ခြင်းတွင် DS_GROUP_0.sv ပြန်လည်သတ်မှတ်ခြင်း Sequencer နှင့် System PLL Ports Interface ပုံအား အပ်ဒိတ်လုပ်ခဲ့သည်။
2024.10.07	24.3	အောက်ပါပြောင်းလဲမှုများကို ပြုလုပ်ခဲ့သည်- မိတ်ဆက်အခန်းတွင် JESD204C အသုံးပြုသူလမ်းညွှန်များသို့ လင့်ခ်များကို ပေါင်းထည့်ထားသည်။ Dual Simplex မုဒ်ဇယားအတွက် ပံ့ပိုးထားသော ပရိုတိုကော IP ပေါင်းစပ်မှုများကို အပ်ဒိတ်လုပ်ထားသည်။view JESD204C ပံ့ပိုးမှုအချက်အလက်ပါရှိသော အခန်း။ Simplex IP ကဏ္ဍကို GTS JESD204C Intel FPGA IP ဆက်တင်လိုအပ်ချက်များဖြင့် Simplex IP ကဏ္ဍကို ထုတ်လုပ်ခြင်းတွင် မှတ်စုကို အပ်ဒိတ်လုပ်ထားသည်။
2024.08.19	24.2	ကနဦး ထုတ်ဝေမှု။

အမြဲမေးလေ့ရှိသောမေးခွန်းများ

မေး- DS မုဒ်တွင် GTS PMA/FEC Direct PHY Intel FPGA IP ဖြင့် စိတ်ကြိုက် TX/RX မုဒ်များကို သုံးနိုင်ပါသလား။
A- DS မုဒ်ကို သတ်မှတ်ထားသော simplex ပရိုတိုကောများအတွက်သာ ပံ့ပိုးထားပြီး GTS PMA/FEC Direct PHY Intel FPGA IP ဖြင့် စိတ်ကြိုက် TX/RX မုဒ်များအတွက်သာ ပံ့ပိုးပေးထားပါသည်။

စာရွက်စာတမ်းများ / အရင်းအမြစ်များ

Intel E-Series 5 GTS Transceiver [pdf] အသုံးပြုသူလမ်းညွှန် E-Series၊ D-Series၊ E-Series 5 GTS Transceiver၊ E-Series၊ 5 GTS Transceiver၊ GTS Transceiver၊ Transceiver

ကိုးကား

• အသုံးပြုသူလက်စွဲ